集成电路封装件及其形成方法技术

一种实施例是一种集成电路封装件，包括封装组件，该封装组件包括集成电路管芯和连接到集成电路管芯的导电连接器，导电连接器设置在封装组件的第一侧处。该集成电路封装件还包括位于封装组件的第二侧上的金属层，第二侧与第一侧相对。该集成电路封装件还包括位于金属层上的热界面材料。该集成电路封装件还包括位于热界面材料上的封盖。该集成电路封装件还包括位于封装组的侧壁上和热界面材料的侧壁上的保持结构。该集成电路封装件还包括连接到导电连接器的封装衬底，封盖粘附到封装衬底。本申请的实施例还公开了形成集成电路封装件的方法。法。法。

【技术实现步骤摘要】
集成电路封装件及其形成方法


[0001]本申请的实施例涉及集成电路封装件及其形成方法。

技术介绍

[0002]由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了快速增长。在很大程度上，集成密度的提高是由于最小部件尺寸的迭代减少，从而允许将更多组件集成到给定面积中。随着对小型电子器件需求的增长，出现了对更小、更具创意的半导体芯片封装技术的需求。

技术实现思路

[0003]根据本申请的实施例的一个方面，提供了一种集成电路封装件，包括：封装组件，包括集成电路管芯和连接到集成电路管芯的导电连接器，导电连接器设置在封装组件的第一侧处；金属层，位于封装组件的第二侧上，第二侧与第一侧相对；热界面材料，位于金属层上；封盖，位于热界面材料上；保持结构，位于封装组和热界面材料的侧壁上；以及封装衬底，连接到导电连接器，封盖粘附到封装衬底。
[0004]根据本申请的实施例的另一个方面，提供了一种形成集成电路封装件的方法，包括：将集成电路管芯封装在晶圆的封装区域中；在集成电路管芯的背侧上沉积背侧金属层；将封装区域与晶圆分割以形成封装组件；在分割出封装区域之后，将封装组件连接到封装衬底；在背侧金属层上放置热界面材料；邻近封装组件和热界面材料分配保持结构；将封盖附接至封装衬底，封盖耦合至热界面材料；以及执行接合工艺以将热界面材料接合到背侧金属层和封盖，在高于热界面材料的熔点的温度下执行接合工艺。
[0005]根据本申请的实施例的又一个方面，提供了一种形成集成电路封装件的方法，包括：在晶圆的封装区域中将多个集成电路管芯接合至晶圆；利用模塑料密封多个集成电路管芯；在模塑料和多个集成电路管芯的背侧上形成背侧金属层；将封装区域与晶圆分割以形成封装组件；将封装组件接合至封装衬底；在接合的封装组件的集成电路管芯的背侧上沉积第一助焊剂；将热界面材料附接至第一助焊剂，热界面材料包括铟；邻近封装组件和热界面材料形成保持结构；以及将封盖附接至封装衬底，热界面材料和保持结构耦合到封盖。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1是集成电路管芯的截面图。
[0008]图2
‑
图14是根据一些实施例的集成电路封装件的制造中间阶段的视图。
[0009]图15是根据一些实施例的集成电路封装件的截面图。
[0010]图16
‑
图19是根据一些实施例的集成电路封装件的制造中间阶段的视图。
具体实施方式
[0011]以下公开内容提供了许多用于实现本公开的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本公开。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0012]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0013]根据各种实施例，集成电路封装件是通过将集成电路管芯封装在晶圆中而形成的。将晶圆分割以形成中间封装组件。然后将中间封装组件附接到封装衬底，以形成集成电路封装件。在一些实施例中，在中间封装组件附接到封装衬底之后，将散热结构附接到中间封装组件，并且散热结构可以包含铟。可以在靠近中间封装组件和散热结构的封装衬底上形成保持结构(例如，保持壁)。然后，可以将封盖(lid)附接在中间封装组件和保持结构上方，然后进行热夹持和/或回流工艺，以附接封盖和/或散热结构。通过具有保持结构，在封装件的热夹持、回流或正常操作工艺中，散热结构的金属(例如，铟)的任何后续渗出或回流都会受到抑制。该抑制包含可防止金属溢流而使封装组件短路，并防止在散热结构中形成空隙，从而改善封装件的可靠性和性能。
[0014]图1是集成电路管芯50的截面图。集成电路管芯50将在后续处理中封装被，以形成集成电路封装件。每个集成电路管芯50可以是逻辑器件(例如，中央处理单元(CPU)、图形处理单元(GPU)、微控制器等)、存储器器件(例如，动态随机存取存储器(DRAM)芯片、静态随机存取内存(SRAM)芯片等)、电源管理器件(例如，电源管理集成电路(PMIC)芯片)、射频(RF)器件、传感器器件、微机电系统(MEMS)器件、信号处理器件(例如，数字信号处理(DSP)芯片)、前端器件(例如，模拟前端(AFE)芯片)等或其组合(例如，芯片上系统(SoC)芯片)。集成电路管芯50可以形成在晶圆中，晶圆可以包括不同的芯片区域，这些区域在随后的步骤中单独形成多个集成电路管芯50。集成电路管芯50包括半导体衬底52、互连结构54、管芯连接器56和介电层58。
[0015]半导体衬底52可以是掺杂或未掺杂的硅衬底，也可以是绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其他半导体材料，例如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化物镓铟、磷化镓铟和/或磷化镓铟；或其组合。也可以使用其他衬底，例如多层衬底或梯度衬底。半导体衬底52具有有源表面(例如，朝上的表面)和非有源表面(例如，朝下的表面)。器件位于半导体衬底52的有源表面。器件可以是有源器件(例如，晶体管、二极管等)、电容器、电阻器等。非有源表面可以没有器件。
[0016]互连结构54位于半导体衬底52的有源表面上方，用于电连接半导体衬底52的器件
以形成集成电路。互连结构54可以包括一个或多个介电层和介电层中的相应金属化层。介电层的可接受的介电材料包括：氧化物，诸如氧化硅或氧化铝；氮化物，诸如氮化硅；碳化物，诸如碳化硅；类似材料；或其组合，诸如氧氮化硅、碳氧化硅、碳氮化硅、碳氮氧化硅或类似材料。也可以使用其他介电材料，诸如聚合物，诸如聚苯并恶唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)基聚合物等。金属化层可以包括用于互连半导体衬底52的器件的导电通孔和/或导电线。金属化层可以由导电材料形成，诸如金属，诸如铜、钴、铝、金及其组合等。互连结构54可以由镶嵌工艺形成，诸如单镶嵌工艺、双本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路封装件，包括：封装组件，包括集成电路管芯和连接到所述集成电路管芯的导电连接器，所述导电连接器设置在所述封装组件的第一侧处；金属层，位于所述封装组件的第二侧上，所述第二侧与所述第一侧相对；热界面材料，位于所述金属层上；封盖，位于所述热界面材料上；保持结构，位于所述封装组和所述热界面材料的侧壁上；以及封装衬底，连接到所述导电连接器，所述封盖粘附到所述封装衬底。2.根据权利要求1所述的集成电路封装件，其中，所述保持结构在所述封装组件的顶面上方延伸。3.根据权利要求1所述的集成电路封装件，其中，所述热界面材料由铟制成。4.根据权利要求1所述的集成电路封装件，其中，所述保持结构与所述封盖物理接触。5.根据权利要求1所述的集成电路封装件，其中，所述热界面材料比所述金属层厚。6.根据权利要求1所述的集成电路封装件，还包括：底部填充物，位于所述封装衬底与所述封装组件之间，所述保持结构与所述底部填充物物理接触。7.根据权利要求1所述的集成电路封装件，其中，所述封装组件是晶圆上芯片封装组件。8.根据权利要求1所述的集成电路封装件，其中，所述保持结构包括聚合物材料和填料材料。9.一种...

【专利技术属性】
技术研发人员：谢秉颖，王卜，郑礼辉，施应庆，陈宏宇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：