【技术实现步骤摘要】
芯片存储器的测试方法、存储介质
[0001]本专利技术涉及芯片设计的
,尤其涉及一种芯片存储器的测试方法、存储介质。
技术介绍
[0002]在现代大规模数字芯片中,存储器模块具有数量多、分布广的特点。存储器数量多,是指设计时使用的存储器模块的种类和总的个数都很多,电路设计中存在着各种功能不同、数据位宽不同、地址位宽不同的存储单元。存储器分布广,是指在物理位置上这些存储块往往分散地处于芯片的各处,没有统一的模式可以遵循。
[0003]MBIST(memory build
‑
in
‑
self test存储器内建自测试)设计中为了实现对存储器的高效测试,以及最大化节省占用的面积,往往都采用共享设计。即一个控制器可控制多个外围接口电路,一个外围接口电路又可连接多个被测存储器。测试电路和被测存储器是一对多的关系。这种传统的MBIST架构由于只使用一个总的状态机,要求控制器挂载的所有外层控制模块至少在算法上必须完全同步,并且同一个控制器控制下的所有外层模块必须使用完全相同的测试算法,灵活 ...
【技术保护点】
【技术特征摘要】
1.一种芯片存储器的测试方法,其特征在于,包括:读取芯片的电路设计文件,并找到芯片的所有存储器;对所有存储器进行分组,包括:兼容性分组和/或复用性分组;所述兼容性分组的定义为将可被同一个控制器控制、可同时进行测试、对电路参数的要求具有一致性的存储器划分在同一组;所述复用性分组的定义为将可复用同一个接口电路来连接控制器的存储器划分在一组;基于存储器的分组,生成对应的接口电路及控制器电路;基于控制器电路及接口电路对分组后的存储器进行测试。2.如权利要求1所述的芯片存储器的测试方法,其特征在于,所述兼容性分组包括以下分组方式当中的至少一种:根据存储器的种类进行分组,根据存储器所属的电源域进行分组,根据存储器所属的时钟域进行分组,在保留芯片的电路设计的子模块电路设计层次时根据子模块级的电路设计层次对存储器进行分组,根据存储器的物理距离进行分组。3.如权利要求2所述的芯片存储器的测试方法,其特征在于,当采用多种兼容性分组方式对存储器进行分组时,各种兼容性分组方式的优先级从高到低进行排序为:根据存储器的种类进行分组,根据存储器所属的电源域进行分组,根据存储器所属的时钟域进行分组,在保留芯片的电路设计的子模块电路设计层次时根据子模块级的电路设计层次对存储器进行分组,根据存储器之间的物理距离进行分组。4.如权利要求2所述的芯片存储器的测试方法,其特征在于,预先在所述芯片的电路设计文件中通过对每一个模块的名称进行相应的命名来定义各母模块及其子模块电路设计层次。5.如权利要求2所述的芯片存储器的测试方法,其特征在于,当采用的兼容性分组方式为根据存储器之间的物...
【专利技术属性】
技术研发人员:吴松林,杨嵩,冯树萱,杨凡,郑朝霞,
申请(专利权)人:深圳国微福芯技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。