像素阵列基板制造技术

本发明专利技术公开一种像素阵列基板，包括多条数据线、多条扫描线及多个像素结构。多条扫描线包括依序排列的第m条扫描线及第(m+1)条扫描线，其中m为正整数。多个像素结构包括第一像素结构至第二十四像素结构。第七像素结构的晶体管的控制端及第八像素结构的晶体管的控制端分别电连接至第(m+1)条扫描线及第m条扫描线。第十三像素结构的晶体管的控制端及第十四像素结构的晶体管的控制端分别电连接至第(m+1)条扫描线及第m条扫描线。条扫描线及第m条扫描线。条扫描线及第m条扫描线。

【技术实现步骤摘要】
像素阵列基板


[0001]本专利技术涉及一种像素阵列基板。

技术介绍

[0002]液晶显示装置是目前广泛使用的一种平面显示器。液晶显示装置的工作原理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合背光模块所提供的光源进而显示影像。一般来说，施加在液晶层两端的电压极性必须每隔一段时间进行反转，以避免液晶材料产生极化而造成永久性的破坏，也避免影像残留(image sticking)。因此，便就发展出多种液晶显示装置的驱动模式：图框反转(frame inversion)、栏反转(column inversion)、列反转(row inversion)和点反转(dot inversion)。然而，以栏反转模式驱动的某些液晶显示装置在显示特殊图案(例如：常见于Excel表格的包括连续的两个暗像素区及两个亮像素区)时，由于共用电极的耦合效应，会产生串音(cross talk)现象，目前尚难以补偿的方式调整至消失。

技术实现思路

[0003]本专利技术提供一种像素阵列基板，能改善串音问题。
[0004]本专利技术的像素阵列基板包括多条数据线、多条扫描线及多个像素结构。多条数据线在第一方向上排列。多条扫描线在第二方向上排列。第一方向与第二方向交错。每一像素结构包括晶体管及像素电极，晶体管具有第一端、第二端及控制端，晶体管的第一端电连接至多条数据线的一者，晶体管的控制端电连接至多条扫描线的一者，且晶体管的第二端电连接至像素电极。多条数据线包括在第一方向上依序排列的第n条数据线、第(n+1)条数据线、第(n+2)条数据线、第(n+3)条数据线、第(n+4)条数据线、第(n+5)条数据线、第(n+6)条数据线、第(n+7)条数据线、第(n+8)条数据线、第(n+9)条数据线、第(n+10)条数据线、第(n+11)条数据线及第(n+12)条数据线，其中n为正整数，第n条数据线、第(n+2)条数据线、第(n+4)条数据线、第(n+6)条数据线、第(n+8)条数据线、第(n+10)条数据线及第(n+12)条数据线具有第一极性，第(n+1)条数据线、第(n+3)条数据线、第(n+5)条数据线、第(n+7)条数据线、第(n+9)条数据线及第(n+11)条数据线具有第二极性，且第一极性与第二极性相反。多条扫描线包括在第二方向上依序排列的第m条扫描线及第(m+1)条扫描线，其中m为正整数。多个像素结构包括第一像素结构、第二像素结构、第三像素结构、第四像素结构、第五像素结构、第六像素结构、第七像素结构、第八像素结构、第九像素结构、第十像素结构、第十一像素结构、第十二像素结构、第十三像素结构、第十四像素结构、第十五像素结构、第十六像素结构、第十七像素结构、第十八像素结构、第十九像素结构、第二十像素结构、第二十一像素结构、第二十二像素结构、第二十三像素结构及第二十四像素结构，其中第一像素结构的像素电极、第二像素结构的像素电极、第三像素结构的像素电极、第四像素结构的像素电极、第五像素结构的像素电极、第六像素结构的像素电极、第七像素结构的像素电极、第八像素结构的像素电极、第九像素结构的像素电极、第十像素结构的像素电极、第十一像素结构的像
素电极、第十二像素结构的像素电极、第十三像素结构的像素电极、第十四像素结构的像素电极、第十五像素结构的像素电极、第十六像素结构的像素电极、第十七像素结构的像素电极、第十八像素结构的像素电极、第十九像素结构的像素电极、第二十像素结构的像素电极、第二十一像素结构的像素电极、第二十二像素结构的像素电极、第二十三像素结构的像素电极及第二十四像素结构的像素电极在第一方向上依序排列。在像素阵列基板的俯视图中，第一像素结构、第二像素结构、第三像素结构、第四像素结构、第五像素结构、第六像素结构、第七像素结构、第八像素结构、第九像素结构、第十像素结构、第十一像素结构、第十二像素结构、第十三像素结构、第十四像素结构、第十五像素结构、第十六像素结构、第十七像素结构、第十八像素结构、第十九像素结构、第二十像素结构、第二十一像素结构、第二十二像素结构、第二十三像素结构及第二十四像素结构位于第m条扫描线及第(m+1)条扫描线之间。在像素阵列基板的俯视图中，第一像素结构及第二像素结构位于第n条数据线及第(n+1)条数据线之间，第三像素结构及第四像素结构位于第(n+1)条数据线及第(n+2)条数据线之间，第五像素结构及第六像素结构位于第(n+2)条数据线及第(n+3)条数据线之间，第七像素结构及第八像素结构位于第(n+3)条数据线及第(n+4)条数据线之间，第九像素结构及第十像素结构位于第(n+4)条数据线及第(n+5)条数据线之间，第十一像素结构及第十二像素结构位于第(n+5)条数据线及第(n+6)条数据线之间，第十三像素结构及第十四像素结构位于第(n+6)条数据线及第(n+7)条数据线之间，第十五像素结构及第十六像素结构位于第(n+7)条数据线及第(n+8)条数据线之间，第十七像素结构及第十八像素结构位于第(n+8)条数据线及第(n+9)条数据线之间，第十九像素结构及第二十像素结构位于第(n+9)条数据线及第(n+10)条数据线之间，第二十一像素结构及第二十二像素结构位于第(n+10)条数据线及第(n+11)条数据线之间，且第二十三像素结构及第二十四像素结构位于第(n+11)条数据线及第(n+12)条数据线之间。第一像素结构的晶体管的控制端及第二像素结构的晶体管的控制端分别电连接至第m条扫描线及第(m+1)条扫描线，且第一像素结构的晶体管的第一端及第二像素结构的晶体管的第一端电连接至第(n+1)条数据线。第三像素结构的晶体管的控制端及第四像素结构的晶体管的控制端分别电连接至第m条扫描线及第(m+1)条扫描线，且第三像素结构的晶体管的第一端及第四像素结构的晶体管的第一端电连接至第(n+2)条数据线。第五像素结构的晶体管的控制端及第六像素结构的晶体管的控制端分别电连接至第(m+1)条扫描线及第m条扫描线，且第五像素结构的晶体管的第一端及第六像素结构的晶体管的第一端电连接至第(n+3)条数据线。第七像素结构的晶体管的控制端及第八像素结构的晶体管的控制端分别电连接至第(m+1)条扫描线及第m条扫描线，且第七像素结构的晶体管的第一端及第八像素结构的晶体管的第一端电连接至第(n+4)条数据线。第九像素结构的晶体管的控制端及第十像素结构的晶体管的控制端分别电连接至第m条扫描线及第(m+1)条扫描线，且第九像素结构的晶体管的第一端及第十像素结构的晶体管的第一端电连接至第(n+5)条数据线。第十一像素结构的晶体管的控制端及第十二像素结构的晶体管的控制端分别电连接至第(m+1)条扫描线及第m条扫描线，且第十一像素结构的晶体管的第一端及第十二像素结构的晶体管的第一端电连接至第(n+6)条数据线。第十三像素结构的晶体管的控制端及第十四像素结构的晶体管的控制端分别电连接至第(m+1)条扫描线及第m条扫描线，且第十三像素结构的晶体管的第一端及第十四像素结构的晶体管的第一端电连接至第(n+7)条数据线。第十五像素结构的晶体管的控制端及第十六像素结构的晶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素阵列基板，包括：多条数据线，在第一方向上排列；多条扫描线，在第二方向上排列，其中该第一方向与该第二方向交错；以及多个像素结构，其中每一像素结构包括晶体管及像素电极，该晶体管具有第一端、第二端及控制端，该晶体管的该第一端电连接至该些数据线的一者，该晶体管的该控制端电连接至该些扫描线的一者，且该晶体管的该第二端电连接至该像素电极；该些数据线包括在该第一方向上依序排列的第n条数据线、第(n+1)条数据线、第(n+2)条数据线、第(n+3)条数据线、第(n+4)条数据线、第(n+5)条数据线、第(n+6)条数据线、第(n+7)条数据线、第(n+8)条数据线、第(n+9)条数据线、第(n+10)条数据线、第(n+11)条数据线及第(n+12)条数据线，其中n为正整数，该第n条数据线、该第(n+2)条数据线、该第(n+4)条数据线、该第(n+6)条数据线、该第(n+8)条数据线、该第(n+10)条数据线及该第(n+12)条数据线具有第一极性，该第(n+1)条数据线、该第(n+3)条数据线、该第(n+5)条数据线、该第(n+7)条数据线、该第(n+9)条数据线及该第(n+11)条数据线具有第二极性，且该第一极性与该第二极性相反；该些扫描线包括在该第二方向上依序排列的第m条扫描线及第(m+1)条扫描线，其中m为正整数；该些像素结构包括第一像素结构、第二像素结构、第三像素结构、第四像素结构、第五像素结构、第六像素结构、第七像素结构、第八像素结构、第九像素结构、第十像素结构、第十一像素结构、第十二像素结构、第十三像素结构、第十四像素结构、第十五像素结构、第十六像素结构、第十七像素结构、第十八像素结构、第十九像素结构、第二十像素结构、第二十一像素结构、第二十二像素结构、第二十三像素结构及第二十四像素结构，其中该第一像素结构的该像素电极、该第二像素结构的该像素电极、该第三像素结构的该像素电极、该第四像素结构的该像素电极、该第五像素结构的该像素电极、该第六像素结构的该像素电极、该第七像素结构的该像素电极、该第八像素结构的该像素电极、该第九像素结构的该像素电极、该第十像素结构的该像素电极、该第十一像素结构的该像素电极、该第十二像素结构的该像素电极、该第十三像素结构的该像素电极、该第十四像素结构的该像素电极、该第十五像素结构的该像素电极、该第十六像素结构的该像素电极、该第十七像素结构的该像素电极、该第十八像素结构的该像素电极、该第十九像素结构的该像素电极、该第二十像素结构的该像素电极、该第二十一像素结构的该像素电极、该第二十二像素结构的该像素电极、该第二十三像素结构的该像素电极及该第二十四像素结构的该像素电极在该第一方向上依序排列；在该像素阵列基板的俯视图中，该第一像素结构、该第二像素结构、该第三像素结构、该第四像素结构、该第五像素结构、该第六像素结构、该第七像素结构、该第八像素结构、该第九像素结构、该第十像素结构、该第十一像素结构、该第十二像素结构、该第十三像素结构、该第十四像素结构、该第十五像素结构、该第十六像素结构、该第十七像素结构、该第十八像素结构、该第十九像素结构、该第二十像素结构、该第二十一像素结构、该第二十二像素结构、该第二十三像素结构及该第二十四像素结构位于该第m条扫描线及该第(m+1)条扫描线之间；在该像素阵列基板的俯视图中，该第一像素结构及该第二像素结构位于该第n条数据
线及该第(n+1)条数据线之间，该第三像素结构及该第四像素结构位于该第(n+1)条数据线及该第(n+2)条数据线之间，该第五像素结构及该第六像素结构位于该第(n+2)条数据线及该第(n+3)条数据线之间，该第七像素结构及该第八像素结构位于该第(n+3)条数据线及该第(n+4)条数据线之间，该第九像素结构及该第十像素结构位于该第(n+4)条数据线及该第(n+5)条数据线之间，该第十一像素结构及该第十二像素结构位于该第(n+5)条数据线及该第(n+6)条数据线之间，该第十三像素结构及该第十四像素结构位于该第(n+6)条数据线及该第(n+7)条数据线之间，该第十五像素结构及该第十六像素结构位于该第(n+7)条数据线及该第(n+8)条数据线之间，该第十七像素结构及该第十八像素结构位于该第(n+8)条数据线及该第(n+9)条数据线之间，该第十九像素结构及该第二十像素结构位于该第(n+9)条数据线及该第(n+10)条数据线之间，该第二十一像素结构及该第二十二像素结构位于该第(n+10)条数据线及该第(n+11)条数据线之间，且该第二十三像素结构及该第二十四像素结构位于该第(n+11)条数据线及该第(n+12)条数据线之间；该第一像素结构的该晶体管的该控制端及该第二像素结构的该晶体管的该控制端分别电连接至该第m条扫描线及该第(m+1)条扫描线，且该第一像素结构的该晶体管的该第一端及该第二像素结构的该晶体管的该第一端电连接至该第(n+1)条数据线；该第三像素结构的该晶体管的该控制端及该第四像素结构的该晶体管的该控制端分别电连接至该第m条扫描线及该第(m+1)条扫描线，且该第三像素结构的该晶体管的该第一端及该第四像素结构的该晶体管的该第一端电连接至该第(n+2)条数据线；该第五像素结构的该晶体管的该控制端及该第六像素结构的该晶体管的该控制端分别电连接至该第(m+1)条扫描线及该第m条扫描线，且该第五像素结构的该晶体管的该第一端及该第六像素结构的该晶体管的该第一端电连接至该第(n+3)条数据线；该第七像素结构的该晶体管的该控制端及该第八像素结构的该晶体管的该控制端分别电连接至该第(m+1)条扫描线及该第m条扫描线，且该第七像素结构的该晶体管的该第一端及该第八像素结构的该晶体管的该第一端电连接至该第(n+4)条数据线；该第九像素结构的该晶体管的该控制端及该第十像素结构的该晶体管的该控制端分别电连接至该第m条扫描线及该第(m+1)条扫描线，且该第九像素结构的该晶体管的该第一端及该第十像素结构的该晶体管的该第一端电连接至该第(n+5)条数据线；该第十一像素结构的该晶体管的该控制端及该第十二像素结构的该晶体管的该控制端分别电连接至该第(m+1)条扫描线及该第m条扫描线，且该第十一像素结构的该晶体管的该第一端及该第十二像素结构的该晶体管的该第一端电连接至该第(n+6)条数据线；该第十三像素结构的该晶体管的该控制端及该第十四像素结构的该晶体管的该控制端分别电连接至该第(m+1)条扫描线及该第m条扫描线，且该第十三像素结构的该晶体管的该第一端及该第十四像素结构的该晶体管的该第一端电连接至该第(n+7)条数据线；该第十五像素结构的该晶体管的该控制端及该第十六像素结构的该晶体管的该控制端分别电连接至该第m条扫描线及该第(m+1)条扫描线，且该第十五像素结构的该晶体管的该第一端及该第十六像素结构的该晶体管的该第一端电连接至该第(n+8)条数据线；该第十七像素结构的该晶体管的该控制端及该第十八像素结构的该晶体管的该控制端分别电连接至该第(m+1)条扫描线及该第m条扫描线，且该第十七像素结构的该晶体管的该第一端及该第十八像素结构的该晶体管的该第一端电连接至该第(n+9)条数据线；
该第十九像素结构的该晶体管的该控制端及该第二十像素结构的该晶体管的该控制端分别电连接至该第m条扫描线及该第(m+1)条扫描线，且该第十九像素结构的该晶体管的该第一端及该第二十像素结构的该晶体管的该第一端电连接至该第(n+10)条数据线；该第二十一像素结构的该晶体管的该控制端及该第二十二像素结构的该晶体管的该控制端分别电连接至该第m条扫描线及该第(m+1)条扫描线，且该第二十一像素结构的该晶体管的该第...

【专利技术属性】
技术研发人员：黄玄骅，魏霖杰，王浚泯，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：