像素结构制造技术

本发明专利技术公开一种像素结构，其包含数个数据线、数个扫描线、数个次像素单元、第一共通线、第二共通线、至少一电极、至少一第一连接电极以及至少一第二连接电极。次像素单元中的每一者具有至少一主动元件、与主动元件电连接的至少一像素电极以及与像素电极分隔的至少一共通电极。第一共通线位于两相邻的次像素单元之间。第一共通线包含第一共通线段以及与第一共通线段断开的第二共通线段。第一共通线与数据线或扫描线中的另一者沿着第一方向延伸。电极位于第一共通线段与第二共通线段的断开处。第二连接电极经由介电层的至少一开口连接第一连接电极与电极。连接电极与电极。连接电极与电极。

【技术实现步骤摘要】
像素结构


[0001]本专利技术涉及一种像素结构。

技术介绍

[0002]在窄边框设计(ZBD)的架构下，数据线走线在像素的中间会造成耦合电容(C
pd
)大幅增加。为了屏蔽耦合电容，可以在数据线与像素电极中增加电极。然而，电极的片阻值很大，其信号被耦合之后还是很难回到该有的电平，而造成信号端以及远离信号端的电压设定不同，导致面板整体产生色偏问题。如何提出一种可以解决上述问题的像素结构，是目前业界亟欲投入研发资源解决的问题之一。

技术实现思路

[0003]有鉴于此，本专利技术的一目的在于提出一种可有解决上述问题的像素结构。
[0004]为了达到上述目的，依据本专利技术的一实施方式，一种像素结构包含数个数据线、数个扫描线、数个次像素单元、第一共通线、第二共通线、至少一电极、至少一第一连接电极以及至少一第二连接电极。数据线以及扫描线设置于基板上。次像素单元设置于基板上。次像素单元中的每一者具有至少一主动(有源)元件、与主动元件电连接的至少一像素电极以及与像素电极分隔的至少一共通电极。共通电极与像素电极至少部分重叠，且主动元件中的每一者与对应的数据线中的一者以及对应的扫描线中的一者电连接。第一共通线以及第二共通线设置于基板上，且第一共通线位于两相邻的次像素单元之间。第一共通线包含第一共通线段以及与第一共通线段断开的第二共通线段。第一共通线与数据线或扫描线中的另一者沿着第一方向延伸。电极位于第一共通线段与第二共通线段的断开处，且电极与第一共通线段以及第二共通线段分隔。第一连接电极位于电极上方且与电极部分重叠。第一连接电极连接两相邻的次像素单元中的一者的共通电极。第二连接电极位于第一连接电极上。第一连接电极与第二连接电极之间夹设有介电层，且第二连接电极经由介电层的至少一开口连接第一连接电极与电极。
[0005]在本专利技术的一或多个实施方式中，第一共通线与数据线沿着第一方向延伸。
[0006]在本专利技术的一或多个实施方式中，像素结构进一步包含数个传输扫描线设置于基板上，且传输扫描线中的每一者与对应的扫描线中的另一者电连接。
[0007]在本专利技术的一或多个实施方式中，传输扫描线与数据线沿着第一方向延伸。
[0008]在本专利技术的一或多个实施方式中，像素结构进一步包含至少一额外共通线设置于基板上且连接电极。额外共通线与扫描线中的该者沿着第二方向延伸，且第一方向与第二方向交错(interlace)。
[0009]在本专利技术的一或多个实施方式中，像素结构进一步包含至少一分支共通线设置于基板上，且分支共通线与第二共通线段部分重叠。分支共通线与额外共通线连接。
[0010]在本专利技术的一或多个实施方式中，分支共通线与第二共通线段之间夹设有绝缘层，且分支共通线经由绝缘层的至少一开口连接第二共通线段。
[0011]在本专利技术的一或多个实施方式中，两相邻的次像素单元的共通电极相连接。
[0012]在本专利技术的一或多个实施方式中，像素结构进一步包含至少一辅助电极设置于基板上。辅助电极与第二共通线重叠。
[0013]在本专利技术的一或多个实施方式中，辅助电极与第二共通线连接且沿着第一方向延伸。
[0014]在本专利技术的一或多个实施方式中，辅助电极与第一共通线、电极、第一连接电极、第二连接电极以及共通电极分隔。
[0015]在本专利技术的一或多个实施方式中，像素结构进一步包含数个传输扫描线设置于基板上。辅助电极与传输扫描线重叠。
[0016]在本专利技术的一或多个实施方式中，像素结构进一步包含第三连接电极设置于基板上。第三连接电极连接两相邻的次像素单元中的一者的共通电极以及上一列或下一列的次像素单元中的一者的共通电极。
[0017]在本专利技术的一或多个实施方式中，数据线中的每一者延伸通过对应的像素电极中的一者以及共通电极中的一者。
[0018]综上所述，在本专利技术的像素结构中，由于第一共通线段与第二共通线段断开，且第一共通线段与第二共通线段的断开处具有电极，并且与共通电极连接的第二连接电极连接第一连接电极以及电极，使得阻值可以降低，以达到使面板整体的共通电平(V
COM
)表现更好的功效。据此，本专利技术的像素结构可以解决面板色偏的问题。
[0019]以上所述仅是用以阐述本专利技术所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本专利技术的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
[0020]为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附的附图的说明如下：
[0021]图1为本专利技术的一实施方式的像素结构的俯视图；
[0022]图2为本专利技术的一实施方式的沿着图1的剖面线A
‑
A
’
的像素结构的剖面图；
[0023]图3为本专利技术的一实施方式的沿着图1的剖面线B
‑
B
’
的像素结构的剖面图；
[0024]图4为本专利技术的一实施方式的沿着图1的剖面线C
‑
C
’
的像素结构的剖面图；
[0025]图5为本专利技术的一实施方式的像素单元的俯视图；
[0026]图6为本专利技术的另一实施方式的像素单元的俯视图。
[0027]符号说明
[0028]100,100
’
:像素结构
[0029]110:基板
[0030]120:绝缘层
[0031]130:钝化层
[0032]140:滤光层
[0033]150:介电层
[0034]160:液晶层
[0035]170:覆盖层
[0036]A
‑
A
’
,B
‑
B
’
,C
‑
C
’
:剖面线
[0037]C1:第一共通线
[0038]C1a:第一共通线段
[0039]C1b:第二共通线段
[0040]C2:第二共通线
[0041]Ca:额外共通线
[0042]Cb:分支共通线
[0043]CL:共通电极线
[0044]CUT:断开处
[0045]D1:第一方向
[0046]D2:第二方向
[0047]DL:数据线
[0048]E:电极
[0049]E1:第一连接电极
[0050]E2:第二连接电极
[0051]E3:第三连接电极
[0052]E
ax
:辅助电极
[0053]E
C
:共通电极
[0054]E
CF
:上板共电极
[0055]E
px1
:第一像素电极
[0056]E
px2
:第二像素电极
[0057]GL:栅极线
[0058]O
120
,O
15本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素结构，包含：多个数据线以及多个扫描线，设置于基板上；多个次像素单元，设置于该基板上，其中该些次像素单元中的每一者具有至少一主动元件、与该至少一主动元件电连接的至少一像素电极以及与该至少一像素电极分隔的至少一共通电极，该至少一共通电极与该至少一像素电极至少部分重叠，且该至少一主动元件中的每一者与对应的该些数据线中的一者以及对应的该些扫描线中的一者电连接；第一共通线以及第二共通线，设置于该基板上，且该第一共通线位于两相邻的该些次像素单元之间，其中该第一共通线包含第一共通线段以及与该第一共通线段断开的第二共通线段，该第一共通线与该些数据线沿着第一方向延伸；至少一电极，位于该第一共通线段与该第二共通线段的断开处，且该至少一电极与该第一共通线段以及该第二共通线段分隔；至少一第一连接电极，位于该至少一电极上方且与该至少一电极部分重叠，其中该至少一第一连接电极连接该两相邻的该些次像素单元中的一者的该至少一共通电极；以及至少一第二连接电极，位于该至少一第一连接电极上，其中该至少一第一连接电极与该至少一第二连接电极之间夹设有一介电层，且该至少一第二连接电极经由该介电层的至少一开口连接该至少一第一连接电极与该至少一电极。2.如权利要求1所述的像素结构，其中该第一共通线与该些数据线沿着该第一方向延伸。3.如权利要求1所述的像素结构，进一步包含多个传输扫描线设置于该基板上，且该些传输扫描线中的每一者与对应的该些扫描线中的一者电连接。4.如权利要求3所述的像素结构，其中该些传输扫描线与该些数据线沿着该第一方向延伸。5.如权利要求1所述的像素结构，进一步包含至少一额...

【专利技术属性】
技术研发人员：黄孟秋，林弘哲，许倩雯，何昇儒，侯舜龄，郭子维，朱崴豪，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：