【技术实现步骤摘要】
一种三维芯片、芯片单元、可靠性测试方法及相关设备
[0001]本申请涉及芯片
，尤其涉及一种三维芯片、芯片单元、可靠性测试方法及相关设备。
技术介绍
[0002]3D IC(三维芯片)是将多个晶片(芯片)在垂直方向进行堆叠互连而形成的一种全新的芯片结构，具有集成度高、功耗低、带宽高、面积小、互连线短、支持异构集成等特点。目前，三维芯片的制备工艺通常采用HB(Hybrid Bonding，混合键合技术)，混合键合技术的可靠性测试大多集中于EM(电迁移)、SM(应力迁移)以及封装可靠性测试。
[0003]然而，目前对于三维芯片的可靠性测试均难以反映相邻两个芯片之间键合结构的可靠性能。
技术实现思路
[0004]本申请实施例提供一种三维芯片、芯片单元、可靠性测试方法及相关设备，能够评估相邻两个芯片之间键合结构的可靠性能。
[0005]本申请实施例的第一方面，提供一种三维芯片，包括：
[0006]至少两个芯片单元，所述芯片单元包括介质层、穿设于所述介质层的键合结构；
[0007]...
【技术保护点】
【技术特征摘要】
1.一种三维芯片，其特征在于，包括：至少两个芯片单元，所述芯片单元包括介质层、穿设于所述介质层的键合结构；所述至少两个芯片单元的所述键合结构键合连接，以形成三维键合结构，以使所述至少两个芯片单元形成三维芯片；其中，所述芯片单元远离所述三维键合结构的一侧设置有测试结构，所述测试结构连接所述介质层，所述测试结构用于传导电荷，且所述测试结构还用于连接电信号测试仪，以使任意两个所述芯片单元上的所述测试结构通过所述电信号测试仪形成漏电流测试回路。2.根据权利要求1所述的三维芯片，其特征在于，所述芯片单元远离所述三维键合结构的一侧还设置有连接所述键合结构的电信号接收端子，所述电信号接收端子用于接收检测信号，所述测试结构用于传导所述介质层在所述电信信号接收端子接收所述检测信号的情况下产生的电荷。3.根据权利要求2所述的三维芯片，其特征在于，所述芯片单元还包括：第一电极，所述芯片单元中至少一个所述键合结构与所述第一电极电连接，所述第一电极用于接入高电平电位；第二电极，所述芯片单元中至少一个所述键合结构与所述第二电极电连接，所述第二电极用于接入低电平电位。4.根据权利要求3所述的三维芯片，其特征在于，同一所述芯片单元中，相邻的两个所述键合结构中的一者电连接所述第一电极，另一者电连接所述第二电极。5.根据权利要求3所述的三维芯片，其特征在于，同一所述三维键合结构中，对应连接的两个所述键合结构电连接所述第一电极；或者，对应连接的两个所述键合结构电连接所述第二电极。6.根据权利要求3所述的三维芯片，其特征在于，所述芯片单元还包括：顶层金属层，所述测试结构、所述第一电极和所述第二电极均设置在所述顶层金属层内。7.一种芯片单元，其特征在于，包括：介质层、穿设于所述介质层的键合结构，所述键合结构的键合面用于与其他芯片单元键合；所述芯片单元远离所述键合面的一侧设置有测试结构，所述测试结构与所述介质层连接，所述测试结构用于传导电荷，且所述测试结构还用于连接电信号测试仪。8.一种三维芯片的可靠性测试方法，其特征在于，包括：提供待测芯片，并将所述待测芯片的测试结构与电信号测试仪连接，其中，所述待测芯片包括至少两个芯片单元，所述芯片单元包括介质层、穿设于所述介质层的键合结构，所述至少两个芯片单元的所述键合结构键合连接，以形成三维键合结构，以使所述至少两个芯片单元形成三维芯片，所述测试结构设置于所述芯片单元远离所述三维键合结构的一侧，且所述测试结构连接所述介质层；利用所述电信号测试仪检测所述介质层的漏电状态，以基于所述漏电状态确定所述三维键合结构的可靠性。9.根据权利要求8所述的可靠性测试方法，其特征在于，所述利用所述电信号测试仪检测所述介质层的漏电状态，包括：
向待测芯片的电信号接收端子施加检测信号，其中，所述电信号接收端子位于所述芯片单元远离所述三维键合结构的一侧，且连接所述键合...
【专利技术属性】
技术研发人员：柴泾睿，马斌，殷鹏，高旭东，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。