本申请提供一种多通道接线检测方法和装置、多通道测试系统及存储介质，属于电子测试技术领域。该方法包括：对待测器件进行预测试，以使多通道测试系统处于预备状态；根据预备状态划定测试隔离区域；将近邻通道移动至测试隔离区域内部并对待测器件进行接线测试，得到与近邻通道对应的待测器件的接线检测结果；其中，近邻通道为测试通道中与测试隔离区域距离最短的通道；重复上一步骤直至测试通道均移动至测试隔离区域内部，得到待测器件的接线检测结果。本申请旨在对多通道测试系统的测试通道自动进行接线检测，无需人工进行拆接线且不受人为因素影响，从而提高检测效率和检测准确性。性。性。
【技术实现步骤摘要】
多通道接线检测方法和装置、多通道测试系统及存储介质
[0001]本申请涉及电子测试
，尤其涉及一种多通道接线检测方法和装置、多通道测试系统及存储介质。
技术介绍
[0002]在进行多通道测试时，通常设定为待测器件或设备与测试通道按照一定规则进行对应连接，而测试主机与待测的器件或设备之间存在多组测试连接线，若出现测试连接线连接错误的情况，将导致测试系统数据出错，造成较为严重的后果。相关技术中，采用人工逐级拆接线确认的方式检查测试连接线的连接情况，这种方法的检测效率低，且容易受到人为因素(疲劳、疏忽大意等)影响，准确性不高。
技术实现思路
[0003]本申请实施例的主要目的在于提出一种多通道接线检测方法和装置、多通道测试系统及存储介质，旨在对多通道测试系统的测试通道自动进行接线检测，无需人工进行拆接线且不受人为因素影响，从而提高检测效率和检测准确性。
[0004]为实现上述目的，本申请实施例的第一方面提出了一种多通道接线检测方法，所述多通道接线检测方法应用于多通道测试系统，所述多通道测试系统包括测试主机和多个待测器件，所述测试主机设有多个测试通道，所述测试通道通过测试连接线连接所述待测器件，所述多通道接线检测方法包括：
[0005]对所述待测器件进行预测试，以使所述多通道测试系统处于预备状态；
[0006]根据所述预备状态划定测试隔离区域；
[0007]将近邻通道移动至所述测试隔离区域内部并对所述待测器件进行接线测试，得到与所述近邻通道对应的待测器件的接线检测结果；其中，所述近邻通道为所述测试通道中与所述测试隔离区域距离最短的通道；
[0008]重复上一步骤直至所述测试通道均移动至所述测试隔离区域内部，得到所述待测器件的接线检测结果。
[0009]在一些实施例中，所述预备状态为所述待测器件均与所述测试主机正常通信的状态；所述对所述待测器件进行预测试，以使所述多通道测试系统处于预备状态的步骤包括：
[0010]向所述待测器件发送预设激励信号，并获取所述待测器件的反馈结果；
[0011]若所述反馈结果表征为存在未反馈或反馈错误的情况，则生成错误提示信息；
[0012]若所述反馈结果表征为所述待测器件均返回正确的参数，则生成预备状态提示。
[0013]在一些实施例中，所述测试隔离区域为逻辑隔离区域，所述近邻通道为所述测试通道中与所述逻辑隔离区域逻辑地址距离最短的通道。
[0014]在一些实施例中，所述根据所述预备状态划定测试隔离区域的步骤包括：
[0015]获取预设的逻辑无效区域；其中，所述逻辑无效区域为所述待测器件的参数无效的逻辑区域；
[0016]当所述多通道测试系统处于预备状态时，将所述逻辑无效区域与所述测试通道进行映射以构建所述逻辑隔离区域。
[0017]在一些实施例中，所述将近邻通道移动至所述测试隔离区域内部并对所述待测器件进行接线测试，得到与所述近邻通道对应的待测器件的接线检测结果的步骤包括：
[0018]将所述近邻通道的逻辑地址修改为所述测试隔离区域内部的逻辑地址；
[0019]向所述待测器件发送预设激励信号，得到所述待测器件反馈的测试结果；
[0020]对所述测试结果进行分析得到与所述近邻通道对应的待测器件的接线检测结果。
[0021]在一些实施例中，所述测试隔离区域为空间隔离区域，所述空间隔离区域为所述待测器件之外的空间区域，所述近邻通道为所述测试通道中与所述空间隔离区域空间距离最短的通道。
[0022]在一些实施例中，所述将近邻通道移动至所述测试隔离区域内部并对所述待测器件进行接线测试，得到与所述近邻通道对应的待测器件的接线检测结果的步骤包括：
[0023]将所述近邻通道的测试连接线置于所述空间隔离区域以使所述近邻通道空置；
[0024]向所述待测器件发送预设激励信号，得到所述待测器件反馈的测试结果；
[0025]对所述测试结果进行分析得到与所述近邻通道对应的待测器件的接线检测结果。
[0026]为实现上述目的，本申请的第二方面提出了一种多通道接线检测装置，所述多通道接线检测装置应用于多通道测试系统，所述多通道测试系统包括测试主机和多个待测器件，所述测试主机设有多个测试通道，所述测试通道通过测试连接线连接所述待测器件，所述多通道接线检测装置包括：
[0027]预测试模块，用于对所述待测器件进行预测试，以使所述多通道测试系统处于预备状态；
[0028]隔离模块，用于根据所述预备状态划定测试隔离区域；
[0029]测试模块，用于将近邻通道移动至所述测试隔离区域内部并对所述待测器件进行接线测试，得到与所述近邻通道对应的待测器件的接线检测结果；其中，所述近邻通道为所述测试通道中与所述测试隔离区域距离最短的通道；
[0030]结果生成模块，用于重复调用所述测试模块直至所述测试通道均移动至所述测试隔离区域内部，得到所述待测器件的接线检测结果。
[0031]为实现上述目的，本申请的第三方面提出了一种多通道测试系统，包括：
[0032]至少两个待测器件；
[0033]测试主机，所述测试主机设有多个测试通道，所述测试通道通过测试连接线连接所述待测器件，所述测试主机包括：
[0034]至少一个存储器；
[0035]至少一个处理器；
[0036]至少一个程序；
[0037]所述程序被存储在所述存储器中，处理器执行所述至少一个程序以实现：
[0038]如上述第一方面所述的方法。
[0039]为实现上述目的，本申请的第四方面提出了一种存储介质，该存储介质是计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行：
[0040]如上述第一方面所述的方法。
[0041]本申请实施例提出的一种多通道接线检测方法和装置、多通道测试系统及存储介质，通过将测试通道逐个移动至测试隔离区以自动对每个测试通道与对应的待测设备的连接情况进行排查，无需人工进行拆接线且不受人为因素影响，提高了检测效率和检测准确性。
附图说明
[0042]图1是本申请实施例提供的多通道接线检测方法的流程图；
[0043]图2是图1所示步骤S101一种实施例的流程图；
[0044]图3是图1所示步骤S102一种实施例的流程图；
[0045]图4是图1所示步骤S103一种实施例的流程图；
[0046]图5是本申请多通道接线检测方法一种场景下的实施示意图；
[0047]图6是图1所示步骤S103另一种实施例的流程图；
[0048]图7是本申请多通道接线检测装置一种实施例的模块图。
具体实施方式
[0049]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种多通道接线检测方法，其特征在于，所述多通道接线检测方法应用于多通道测试系统，所述多通道测试系统包括测试主机和多个待测器件，所述测试主机设有多个测试通道，所述测试通道通过测试连接线连接所述待测器件，所述多通道接线检测方法包括：对所述待测器件进行预测试，以使所述多通道测试系统处于预备状态；根据所述预备状态划定测试隔离区域；将近邻通道移动至所述测试隔离区域内部并对所述待测器件进行接线测试，得到与所述近邻通道对应的待测器件的接线检测结果；其中，所述近邻通道为所述测试通道中与所述测试隔离区域距离最短的通道；重复上一步骤直至所述测试通道均移动至所述测试隔离区域内部，得到所述待测器件的接线检测结果。2.根据权利要求1所述的多通道接线检测方法，其特征在于，所述预备状态为所述待测器件均与所述测试主机正常通信的状态；所述对所述待测器件进行预测试，以使所述多通道测试系统处于预备状态的步骤包括：向所述待测器件发送预设激励信号，并获取所述待测器件的反馈结果；若所述反馈结果表征为存在未反馈或反馈错误的情况，则生成错误提示信息；若所述反馈结果表征为所述待测器件均返回正确的参数，则生成预备状态提示。3.根据权利要求2所述的多通道接线检测方法，其特征在于，所述测试隔离区域为逻辑隔离区域，所述近邻通道为所述测试通道中与所述逻辑隔离区域逻辑地址距离最短的通道。4.根据权利要求3所述的多通道接线检测方法，其特征在于，所述根据所述预备状态划定测试隔离区域的步骤包括：获取预设的逻辑无效区域；其中，所述逻辑无效区域为所述待测器件的参数无效的逻辑区域；当所述多通道测试系统处于预备状态时，将所述逻辑无效区域与所述测试通道进行映射以构建所述逻辑隔离区域。5.根据权利要求4所述的多通道接线检测方法，其特征在于，所述将近邻通道移动至所述测试隔离区域内部并对所述待测器件进行接线测试，得到与所述近邻通道对应的待测器件的接线检测结果的步骤包括：将所述近邻通道的逻辑地址修改为所述测试隔离区域内部的逻辑地址；向所述待测器件发送预设激励信号，得到所述待测器件反馈的测试结果；对所述测试结果进行分析得到与所述近邻通道对应的待测...
【专利技术属性】
技术研发人员：王业文，刘子敏，杨应俊，
申请(专利权)人：矽电半导体设备深圳股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。