上掉电控制电路、上电控制方法、带SRAM的外设和电子设备技术

本申请实施例提供了一种上掉电控制电路、上电控制方法、带SRAM的外设和电子设备。上掉电控制电路包括外围电路、随机存储器和控制单元，其中，外围电路用于与外部电源管理模块电连接，电源管理模块用于为外围电路发送上电请求信号或掉电请求信号；随机存储器与外围电路连接；控制单元与外围电路连接，当电源管理模块发出上电请求信号或掉电请求信号后，控制单元用于执行上电请求和掉电请求，并触发驱动信号给随机存储器，随机存储器接收到驱动信号后完成随机存储器的上电或掉电。本实施例将外设的外围电路与随机存储器的上电进行并行处理，能够保证随机存储器的供电电压稳定，减少外设损坏的风险，进而延长外设的使用寿命。进而延长外设的使用寿命。进而延长外设的使用寿命。

【技术实现步骤摘要】
上掉电控制电路、上电控制方法、带SRAM的外设和电子设备


[0001]本申请涉及电子技术
，具体涉及一种上掉电控制电路、上电控制方法、带SRAM的外设和电子设备。

技术介绍

[0002]外部设备也称为外围设备，简称“外设”，以计算机为例，是和MCU，CPU等共同组成计算机的硬件系统，对数据和信息起着传输、转送和存储的作用。目前，一些外设内自带有SRAM(Static Random Access Memory，静态随机存取存储器)，也就是说，SRAM是外设的一部分。SRAM普遍采用了多种低功耗控制工作模式，以满足不同的设计需求。例如，当芯片系统复位或者上电复位后，微处理器(Microprocessor)进入运行模式，此时动态功耗消耗很大，而当微处理器不需要继续运行，例如，微处理器在等待外部事件时，可以利用多种不同的低功耗模式以节省功耗。
[0003]在相关技术中，带有SRAM的外设包括外围数字电路和与外围数字电路连接的随机存储器(SRAM)，外围数字电路与随机存储器串接，当需要对外设进行上电时，其通常采用先打开外围数字电路(Peri dig)的开关为外设供电，接着打开随机存储器的开关为随机存储器进行供电，也就是说，当需要上电时需要经过一段较长的线路才能对随机存储器供电，这容易导致随机存储器在实际电路的运行中引起电压的损耗。在实际的运行中若随机存储器的供电电压过小，很容易导致随机存储器的读写操作发生错误，这可能会造成外设不能正常运行，缩短外设的使用寿命，严重一点可能会损坏外设。

技术实现思路

>[0004]鉴于以上问题，本申请实施例提供一种上掉电控制电路、上电控制方法、带SRAM的外设和电子设备，以解决上述技术问题。
[0005]第一方面，本申请的实施例提出了一种上掉电控制电路。上掉电控制电路包括外围电路、随机存储器和控制单元，其中，外围电路用于与外部电源管理模块电连接，电源管理模块用于为外围电路发送上电请求信号或掉电请求信号；随机存储器与外围电路连接；控制单元与外围电路连接，当电源管理模块发出上电请求信号或掉电请求信号后，控制单元用于执行上电请求和掉电请求，并触发驱动信号给随机存储器，随机存储器接收到驱动信号后完成随机存储器的上电或掉电。
[0006]本申请实施例的有益效果：
[0007]在本实施例中，当上掉电控制电路应用于带有SRAM的外设时，外设的上掉电控制电路可以包括外围电路和与外围电路连接的随机存储器。示例性的，当外设需要上电时，由外部的电源管理模块给外设发出上电请求信号或掉电请求信号，当外设接收到电源管理模块发出的上电请求信号或者掉电请求信号后，控制单元执行上电请求或掉电请求，同时，控制单元触发驱动信号给随机存储器，当随机存储器接收到该驱动信号后，随机存储器完成上电或掉电，这样外设便可以完成上电或者掉电。与相关技术中外设的外围电路先进行上
电，而随机存储器后进行上电相比。本实施例通过软件配置的方式将外设的外围电路与随机存储器的上电进行并行处理，降低电压的损耗，能够保证随机存储器的供电电压稳定，以此避免由于电压损耗而导致的外设不能正常运行，减少外设损坏的风险，进而延长外设的使用寿命。
[0008]根据本申请实施例中的一种上掉电控制电路，其也可以具备以下技术特征：
[0009]在本申请的一些实施例中，所述外围电路通过第一开关单元与电源管理模块电连接，所述随机存储器通过第二开关单元与外围电路电连接。
[0010]在本申请的一些实施例中，所述控制单元至少包括数字电路控制单元，所述数字电路控制单元用于执行上电请求和掉电请求的逻辑控制。
[0011]在本申请的一些实施例中，所述数字电路控制单元通过所述第一开关单元与所述外围电路连接。
[0012]在本申请的一些实施例中，所述控制单元还包括模拟电路控制单元，所述模拟电路控制单元用于处理模拟信号。
[0013]在本申请的一些实施例中，所述控制单元还包括电压隔离单元，所述电压隔离单元的两端分别与所述数字电路控制单元和所述模拟电路控制单元连接，所述电压隔离单元用于隔离所述模拟电路控制单元和所述数字电路控制单元。
[0014]在本申请的一些实施例中，所述随机存储器至少包括随机存储器控制单元，所述随机存储器控制单元接收到所述驱动信号后完成所述随机存储器的上电或掉电。
[0015]在本申请的一些实施例中，所述随机存储器的电压域与所述外围电路的电压域相同。
[0016]在本申请的一些实施例中，所述外围电路至少包括外围总线接口控制模块，所述外围总线接口控制模块与所述数字电路控制单元电连接；
[0017]所述外围总线接口控制模块用于当接收到应答信号后撤出上电请求或掉电请求；
[0018]所述应答信号为：当所述外围电路和所述随机存储器完成上电或掉电后，由所述数字电路控制单元向所述外围总线接口控制模块发送的信号。
[0019]在本申请的一些实施例中，所述外围电路至少包括状态机，所述状态机与所述外围总线接口控制模块电连接；
[0020]当外围总线接口控制模块接收到所述应答信号后，所述状态机用于完成状态跳转；
[0021]所述外围总线接口控制模块还用于当所述状态机完成跳转后，撤出上电请求或掉电请求。
[0022]第二方面，本申请的实施例提出了一种上电控制方法，包括：
[0023]接收电源管理模块发出的上电请求信号；
[0024]依据所述上电请求信号完成所述外围电路的上电；
[0025]控制单元触发驱动信号给随机存储器；
[0026]所述随机存储器接收所述驱动信号；
[0027]依据所述驱动信号完成所述随机存储器的上电。
[0028]在本申请的一些实施例中，所述控制单元包括数字电路控制单元、模拟电路控制单元和电压隔离单元，所述依据所述上电请求信号完成所述外围电路的上电包括：
[0029]接收所述上电请求信号，所述数字电路控制单元依据所述上电请求信号将开关控制信号置为第一电平；
[0030]控制所述电压隔离单元的隔离使能关闭，以停止隔离所述数字电路控制单元和所述模拟电路控制单元；
[0031]所述数字电路控制单元触发外设的复位信号。
[0032]在本申请的一些实施例中，所述随机存储器至少包括随机存储器控制单元，所述所述随机存储器接收所述驱动信号，依据所述驱动信号完成所述随机存储器的上电包括：
[0033]所述随机存储器控制单元接收所述驱动信号；
[0034]所述随机存储器控制单元依据所述驱动信号完成所述随机存储器的上电。
[0035]在本申请的一些实施例中，所述依据所述驱动信号完成所述随机存储器的上电之后的步骤还包括：
[0036]所述数字电路控制单元发出应答信号给电源管理模块，以撤出上电请求。
[0037]第三方面，本申请的实施例提出了一种带SRAM的外设，包括第一方面任一实施例中的上掉电控制电路。
[0038]第四方面，本申请的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上掉电控制电路，其特征在于，包括：外围电路，用于与外部电源管理模块电连接，电源管理模块用于为所述外围电路发送上电请求信号或掉电请求信号；随机存储器，与所述外围电路连接；控制单元，与所述外围电路连接，当电源管理模块发出上电请求信号或掉电请求信号后，所述控制单元用于执行上电请求或掉电请求，并触发驱动信号给所述随机存储器；所述随机存储器用于接收到所述驱动信号后完成所述随机存储器的上电或掉电。2.如权利要求1所述的电路，其特征在于，所述外围电路通过第一开关单元与电源管理模块电连接，所述随机存储器通过第二开关单元与外围电路电连接。3.如权利要求2所述的电路，其特征在于，所述控制单元至少包括数字电路控制单元，所述数字电路控制单元用于执行上电请求和掉电请求的逻辑控制。4.如权利要求3所述的电路，其特征在于，所述数字电路控制单元通过所述第一开关单元与所述外围电路连接。5.如权利要求4所述的电路，其特征在于，所述控制单元还包括模拟电路控制单元，所述模拟电路控制单元用于处理模拟信号。6.如权利要求5所述的电路，其特征在于，所述控制单元还包括电压隔离单元，所述电压隔离单元的两端分别与所述数字电路控制单元和所述模拟电路控制单元连接，所述电压隔离单元用于隔离所述模拟电路控制单元和所述数字电路控制单元。7.如权利要求1所述的电路，其特征在于，所述随机存储器至少包括随机存储器控制单元，所述随机存储器控制单元接收到所述驱动信号后完成所述随机存储器的上电或掉电。8.如权利要求1所述的电路，其特征在于，所述随机存储器的电压域与所述外围电路的电压域相同。9.如权利要求3所述的电路，其特征在于，所述外围电路至少包括外围总线接口控制模块，所述外围总线接口控制模块与所述数字电路控制单元电连接；所述外围总线接口控制模块用于当接收到应答信号后撤出上电请求或掉电请求；所述应答信号为：当所述外围电路和所述随机存储器...

【专利技术属性】
技术研发人员：汪敏，
申请(专利权)人：合肥市芯海电子科技有限公司，
类型：发明
国别省市：