一种电源开关电路和一次性可编程存储器制造技术

本申请实施例公开了一种电源开关电路和一次性可编程存储器，涉及电路领域，能够缓解因一次性可编程存储器中的CORE管长时间承受较高的IO电压，影响器件的稳定性，导致误编程的问题。具体方案为：电源开关电路用于在一次性可编程存储器编程时为一次性可编程存储器中的存储单元阵列提供编程电压，电源开关电路包括第一输入接口，第一输入接口用于接收编程控制信号，编程控制信号用于控制一次性可编程存储器是否处于编程模式；其中，在一次性可编程存储器处于编程模式且写入时，电源开关电路的输出端的电平与编程控制信号的电平一致。的输出端的电平与编程控制信号的电平一致。的输出端的电平与编程控制信号的电平一致。

【技术实现步骤摘要】
一种电源开关电路和一次性可编程存储器


[0001]本申请实施例涉及电路领域，尤其涉及一种电源开关电路和一次性可编程存储器。

技术介绍

[0002]随着芯片集成度的提高，芯片的可靠性、生产良率和芯片功耗成为设计和制造中的重要课题。由于一次性可编程存储器(Electrically program fuse，EFUSE)具备较高的存储可靠性，因此在芯片中加入EFUSE可以较好的解决芯片良率低和可靠性问题。
[0003]EFUSE在编程时，EFUSE中的常规电压晶体管(例如，CORE管)会承受较高的IO电压，由于CORE管的工作电压较低，如果CORE管长时间承受较高的IO电压，可能会影响器件的稳定性，造成误编程。因此，为了提高EFUSE编程的稳定性，如何对EFUSE的编程时间进行约束成为了亟待解决的问题。

技术实现思路

[0004]本申请实施例提供一种电源开关电路和一次性可编程存储器，能够减小存储单元阵列中的CORE管承受高压的时间，提高EFUSE编程的稳定性。
[0005]为达到上述目的，本申请实施例采用如下技术方案：
[0006]本申请实施例的第一方面，提供一种电源开关电路，用于在一次性可编程存储器编程时，为一次性可编程存储器中的存储单元阵列提供编程电压，电源开关电路包括第一输入接口，第一输入接口用于接收编程控制信号，该编程控制信号用于控制一次性可编程存储器是否处于编程模式；其中，在一次性可编程存储器处于编程模式且写入时，电源开关电路的输出端的电平与编程控制信号的电平一致。
>[0007]在一些实施例中，一次性可编程存储器处于编程模式是指该一次性可编程存储器可访问。例如，一次性可编程存储器处于编程模式时，可以在一次性可编程存储器中读出或写入数据。本申请中的在一次性可编程存储器处于编程模式且写入时，也可以称为在一次性可编程存储器编程时。
[0008]基于本方案，通过在电源开关电路中引入编程控制信号STR，而且在一次性可编程存储器处于编程模式且写入时，电源开关电路的输出端的电平可以与编程控制信号的电平保持一致。因此，当一次性可编程存储器开始编程(比如，开始写入)时，电源开关电路的输出端也跟随该编程控制信号输出编程电压。也就是说，本方案中的电源开关电路输出编程电压的时间可以跟随EFUSE的编程时间，因此EFUSE无需承受无意义的PS上电时间，能够减小 EFUSE中存储单元阵列中的CORE管承受高压的时间，提高EFUSE编程的稳定性。而且本申请可以不对开关控制信号PS的上电时间进行约束，也能减小存储单元阵列中的CORE管承受高压的时间。
[0009]在一种可能的实现方式，上述电源开关电路包括第一逻辑电路和第二逻辑电路，该第一逻辑电路的输入端耦合至上述第一输入接口，第一逻辑电路的输出端耦合至第二逻
辑电路的输入端，第二逻辑电路的输出端为电源开关电路的输出端，电源开关电路的输出端用于与一次性可编程存储器中的存储单元阵列耦合。
[0010]在一些示例中，上述第一逻辑电路的工作电压低于第二逻辑电路的工作电压。例如，为了确保第一逻辑电路与接收的编程控制信号的电压相同，第一逻辑电路的工作电压可以较低。为了确保一次性可编程存储器中的存储单元阵列有足够的编程电压，第二逻辑电路的工作电压可以较第一逻辑电路的工作电压高一些。
[0011]在一种可能的实现方式，上述电源开关电路还包括第二输入接口，该第二输入接口用于接收开关控制信号，该开关控制信号用于控制电源开关电路是否工作。
[0012]在另一种可能的实现方式中，上述第一逻辑电路包括I个串联连接的第一反相器、第一与非门和第二反相器，I为大于或等于2偶数，该I个串联连接的第一反相器中的首个反相器的输入端耦合至第二输入接口，I个串联连接的第一反相器中最后一个反相器的输出端耦合至第一与非门的第一输入端，第一与非门的第二输入端耦合至第一输入接口，第一与非门的输出端耦合至第二反相器的输入端，所述第二反相器的输出端为第一逻辑电路的输出端。
[0013]基于本方案，电源开关电路可以接收开关控制信号和编程控制信号，而且在一次性可编程存储器编程时，电源开关电路输出编程电压的时间可以跟随EFUSE的编程时间，因此 EFUSE无需承受无意义的PS上电时间，能够减小EFUSE中存储单元阵列中的CORE管承受高压的时间，提高EFUSE编程的稳定性。
[0014]在又一种可能的实现方式中，上述电源开关电路还包括第三输入接口，该第三输入接口用于接收电源控制信号，该电源控制信号用于控制电源开关电路的上下电。
[0015]在又一种可能的实现方式中，上述第一逻辑电路包括第三反相器、第二与非门、M个串联连接的第四反相器、第三与非门，以及第五反相器，M为大于或等于3的奇数；第三反相器输入端耦合至第三输入接口，第三反相器的输出端耦合至第二与非门的第一输入端，第二与非门的第二输入端耦合至第二输入接口，第二与非门的输出端耦合至M个第四反相器中首个反相器的输入端，M个第四反相器中最后一个反相器的输出端耦合至第三与非门的第一输入端，第三与非门的第二输入端耦合至第一输入接口，第三与非门的输出端耦合至第五反相器的输入端，第五反相器的输出端为第一逻辑电路的输出端。
[0016]基于本方案，电源开关电路可以接收开关控制信号、电源控制信号和编程控制信号，而且在一次性可编程存储器编程时，电源开关电路输出编程电压的时间可以跟随EFUSE的编程时间，因此EFUSE无需承受无意义的PS上电时间，能够减小EFUSE中存储单元阵列中的 CORE管承受高压的时间，提高EFUSE编程的稳定性。而且本方案通过电源控制信号能够独立控制电源开关电路的上下电，使得电源开关电路可以与外部其他电路隔离开，当电源开关电路不需要上电时，无需要将外部电源进行下电，不会影响外部电路的正常使用。
[0017]在又一种可能的实现方式中，上述电源开关电路还包括第四输入接口和第六反相器，该第四输入接口用于接收读写控制信号，所述读写控制信号用于在一次性可编程存储器中读出或写入数据，该第六反相器的输入端耦合至所述第四输入接口，所述第六反相器的输出端耦合至所述第三与非门的第三输入端。
[0018]基于本方案，电源开关电路可以接收开关控制信号、电源控制信号、读写控制信号和编程控制信号，而且在一次性可编程存储器编程时，电源开关电路输出编程电压的时间
可以跟随EFUSE的编程时间，因此EFUSE无需承受无意义的PS上电时间，能够减小EFUSE中存储单元阵列中的CORE管承受高压的时间，提高EFUSE编程的稳定性。
[0019]在又一种可能的实现方式中，上述第二逻辑电路包括N个串联连接的第七反相器，N为大于或等于2的偶数，该N个串联连接的第七反相器中首个反相器的输入端为第二逻辑电路的输入端，N个串联连接的第七反相器中最后一个反相器的输出端为第二逻辑电路的输出端。
[0020]在又一种可能的实现方式中，上述第二逻辑电路包括第一金属氧化物半导体MOS管和K 个串联连接的第八反相器，K为大本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电源开关电路，其特征在于，用于在一次性可编程存储器编程时，为所述一次性可编程存储器中的存储单元阵列提供编程电压，所述电源开关电路包括第一输入接口，所述第一输入接口用于接收编程控制信号，所述编程控制信号用于控制所述一次性可编程存储器是否处于编程模式；其中，在所述一次性可编程存储器处于编程模式且写入时，所述电源开关电路的输出端的电平与所述编程控制信号的电平一致。2.根据权利要求1所述的电源开关电路，其特征在于，所述电源开关电路还包括第一逻辑电路和第二逻辑电路，所述第一逻辑电路的输入端耦合至所述第一输入接口，所述第一逻辑电路的输出端耦合至所述第二逻辑电路的输入端，所述第二逻辑电路的输出端为所述电源开关电路的输出端，所述电源开关电路的输出端用于与所述一次性可编程存储器中的存储单元阵列耦合。3.根据权利要求2所述的电源开关电路，其特征在于，所述电源开关电路还包括第二输入接口，所述第二输入接口用于接收开关控制信号，所述开关控制信号用于控制所述电源开关电路是否工作。4.根据权利要求3所述的电源开关电路，其特征在于，所述第一逻辑电路包括I个串联连接的第一反相器、第一与非门和第二反相器，所述I为大于或等于2偶数，所述I个串联连接的第一反相器中的首个反相器的输入端耦合至所述第二输入接口，所述I个串联连接的第一反相器中最后一个反相器的输出端耦合至所述第一与非门的第一输入端，所述第一与非门的第二输入端耦合至所述第一输入接口，所述第一与非门的输出端耦合至所述第二反相器的输入端，所述第二反相器的输出端为所述第一逻辑电路的输出端。5.根据权利要求3所述的电源开关电路，其特征在于，所述电源开关电路还包括第三输入接口，所述第三输入接口用于接收电源控制信号，所述电源控制信号用于控制所述电源开关电路的上下电。6.根据权利要求5所述的电源开关电路，其特征在于，所述第一逻辑电路包括第三反相器、第二与非门、M个串联连接的第四反相器、第三与非门，以及第五反相器，所述M为大于或等于3的奇数；所述第三反相器输入端耦合至所述第三输入接口，所述第三反相器的输出端耦合至所述第二与非门的第一输入端，所述第二与非门的第二输入端耦合至所述第二输入接口，所述第二与非门的输出端耦合至所述M个第四反相器中首个反相器的输入端，所述M个第四反相器中最后一个反相器的输出端耦合至所述第三与非门的第一输入端，所述第三与非门的第二输入端耦合至所述第一输入接口，所述第三与非门的输出端耦合至所述第五反相器的输入端，所述第五反相器的输出端为所述第一逻辑电路的输出端。7.根据权利要求6所述的电源开关电路，其特征在于，所述第一逻辑电路还包括第四输入接口和第六反相器，所述第四输入接口用于接收读写控制信号...

【专利技术属性】
技术研发人员：林典鹏，蔡江铮，布明恩，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：