【技术实现步骤摘要】
本申请涉及集成电路，具体涉及一种迟滞比较电路、迟滞比较器、芯片及电子设备。
技术介绍
1、比较器是一种将模拟信号和参考电压进行比较并输出高低电平信号的功能电路，其广泛应用于模拟电路和数字电路的接口电路中。目前，普通的比较器在阈值电压附近收噪声影响较大，例如，当模拟信号电压在阈值电压附近波动时，将导致比较器输出信号的电平值频繁改变。
2、对于这种现象，相关技术中通常采用在比较器外部集成电阻组成的正反馈结构实现比较器的迟滞比较特性，即在模拟信号电压上升至对正跳变阈值电压以上时比较器输出信号才跳变为高电平，在模拟信号电压下降至对负跳变阈值电压以下时比较器输出信号才跳变为低电平，当模拟信号电压的电压在负跳变阈值电压与正跳变阈值电压区间波动时，不会导致比较器的输出信号电平改变，从而避免了比较器输出信号受模拟输入信号的噪声影响。然而，这种迟滞比较器的正负跳阈值电压受固定电阻的大小控制，从而导致迟滞比较器的正负跳变阈值电压不能够调整，最终导致迟滞比较器的适用性受到限制。
技术实现思路
1、鉴于以上问题，本申请实施例提供一种迟滞比较电路、迟滞比较器、芯片及电子设备，以解决上述技术问题。
2、第一方面，本申请实施例提供一种迟滞比较电路，包括：
3、第一差分输入对，第一差分输入对包括第一输入晶体管以及第二输入晶体管，第一输入晶体管的控制端被配置为接入第一输入电压，第二输入晶体管的控制端被配置为接入第二输入电压；
4、第二差分输入对，第二差分输入对包括第三
5、第一开关模块，第一开关模块被配置为控制第一输入晶体管的并联数量、第二输入晶体管的并联数量、第三输入晶体管的并联数量以及第四输入晶体管的并联数量。
6、第二方面，本申请提供一种迟滞比较器，包括：
7、如第一方面所述的迟滞比较电路，迟滞比较电路的第一差分输入对用于产生第一差分电流信号，迟滞比较电路的第二差分输入对用于产生第二差分电流信号；
8、输出电路，用于接收第一差分电流信号以及第二差分电流信号，并根据第一差分电流信号以及第二差分电流信号产生输出信号。
9、第三方面，本申请实施例还提供一种芯片，包括上述的迟滞比较器。
10、第四方面，本申请实施例还提供一种电子设备，包括上述的芯片或迟滞比较器。
11、本申请实施例提供的迟滞比较电路，由于第一开关模块可以控制第一输入晶体管的并联数量、第二输入晶体管的并联数量、第三输入晶体管的并联数量以及第四输入晶体管的并联数量，因此可以在相同第一输入电压以及第二输入电压控制下，改变第一差分输入对和第二差分输入对的差分电流大小，从而可以利用可改变的差分电流对正负跳变阈值电压大小的调整，避免迟滞比较器的适用性受到限制的现象。
12、本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
本文档来自技高网...【技术保护点】
1.一种迟滞比较电路，其特征在于，包括：
2.如权利要求1所述的迟滞比较电路，其特征在于，所述第一开关模块具有第一工作状态以及第二工作状态；
3.如权利要求1所述的迟滞比较电路，其特征在于，所述第一输入晶体管包括第一主晶体管以及多个第一并联晶体管，每个所述第一并联晶体管均与所述第一主晶体管并联；
4.如权利要求3所述的迟滞比较电路，其特征在于，所述第一开关模块包括多个第一并联开关、多个第二并联开关、多个第三并联开关以及多个第四并联开关；
5.如权利要求4所述的迟滞比较电路，其特征在于，所述第一开关模块还包括第一总控制开关、第二总控制开关、第三总控制开关以及第四总控制开关；
6.如权利要求1所述的迟滞比较电路，其特征在于，所述第一输入晶体管的宽长比大于所述第二输入晶体管的宽长比，且所述第三输入晶体管的宽长比小于所述第四输入晶体管的宽长比。
7.如权利要求1所述的迟滞比较电路，其特征在于，所述迟滞比较电路还包括输出选择模块，所述第一输入晶体管和所述第二输入晶体管为N型晶体管，所述第三输入晶体管和所述第四输入晶体管
8.如权利要求7所述的迟滞比较电路，其特征在于，所述输出选择模块包括第一比较器、第二比较器，以及与所述第一差分输入对和所述第二差分输入对连接的第二开关模块；
9.如权利要求8所述的迟滞比较电路，其特征在于，所述第二开关模块包括第一输出开关、第二输出开关、第三输出开关、第四输出开关、第五输出开关、第六输出开关、第七输出开关以及第八输出开关；
10.一种迟滞比较器，其特征在于，包括：
11.如权利要求10所述的迟滞比较器，其特征在于，所述迟滞比较电路的第一开关模块具有第一工作状态以及第二工作状态；
12.如权利要求10所述的迟滞比较器，其特征在于，所述输出电路包括第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第九NMOS管以及第九PMOS管；
13.如权利要求12所述的迟滞比较器，其特征在于，所述输出电路还包括第七NMOS管、第八NMOS管、第十NMOS管、第十一NMOS管、第七PMOS管、第八PMOS管、第十PMOS管、第十一PMOS管以及第十二PMOS管；
14.如权利要求10所述的迟滞比较器，其特征在于，所述迟滞比较器还包括模式选择电路，所述模式选择电路具有第一偏置电压选择模式以及第二偏置电压选择模式；
15.一种芯片，其特征在于，包括如权利要求10至14任一项所述的迟滞比较器。
16.一种电子设备，其特征在于，包括如权利要求15所述的芯片。
...【技术特征摘要】
1.一种迟滞比较电路，其特征在于，包括：
2.如权利要求1所述的迟滞比较电路，其特征在于，所述第一开关模块具有第一工作状态以及第二工作状态；
3.如权利要求1所述的迟滞比较电路，其特征在于，所述第一输入晶体管包括第一主晶体管以及多个第一并联晶体管，每个所述第一并联晶体管均与所述第一主晶体管并联；
4.如权利要求3所述的迟滞比较电路，其特征在于，所述第一开关模块包括多个第一并联开关、多个第二并联开关、多个第三并联开关以及多个第四并联开关；
5.如权利要求4所述的迟滞比较电路，其特征在于，所述第一开关模块还包括第一总控制开关、第二总控制开关、第三总控制开关以及第四总控制开关；
6.如权利要求1所述的迟滞比较电路，其特征在于，所述第一输入晶体管的宽长比大于所述第二输入晶体管的宽长比，且所述第三输入晶体管的宽长比小于所述第四输入晶体管的宽长比。
7.如权利要求1所述的迟滞比较电路，其特征在于，所述迟滞比较电路还包括输出选择模块，所述第一输入晶体管和所述第二输入晶体管为n型晶体管，所述第三输入晶体管和所述第四输入晶体管为p型晶体管；
8.如权利要求7所述的迟滞比较电路，其特征在于，所述输出选择模块包括第一比较器、第二比较器，以及与所述第一差分输入对和所述第二差分输入对连接的第二开关模块；
【专利技术属性】
技术研发人员：江军，刘帅锋，
申请(专利权)人：合肥市芯海电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。