电荷泵驱动电路、片上高压生成电路及电子设备制造技术

本公开提供了一种电荷泵驱动电路、片上高压生成电路及电子设备。电荷泵驱动电路包括：输入端，被输入第一时钟信号；输出端；第一节点；电容，连接于输入端与第一节点之间；第一开关，连接于第一节点与电源端之间；第二节点，用于接收第二时钟信号，将第二时钟信号提供给第二开关的控制端，其中，第二时钟信号与第一时钟信号反相；第二开关，连接于第一节点与输出端之间；第三节点，用于接收第二时钟信号，将第二时钟信号提供给第三开关的控制端；第三开关，连接于输出端与地之间。本公开实施例可有效增大电荷泵驱动电路的输出摆幅。效增大电荷泵驱动电路的输出摆幅。效增大电荷泵驱动电路的输出摆幅。

【技术实现步骤摘要】
电荷泵驱动电路、片上高压生成电路及电子设备


[0001]本公开涉及集成电路
，尤其涉及一种电荷泵驱动电路、片上高压生成电路及电子设备。

技术介绍

[0002]目前，随着半导体工艺的不断提高，使得存储芯片工作的电源电压逐渐降低，而芯片内部进行闪存编写和擦出的高电压基本不变。导致高压电荷泵电路在低电源电压下工作效率较低。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0004]本公开的目的在于提供一种电荷泵驱动电路、片上高压生成电路及电子设备，用以解决相关技术中高压电荷泵电路在低电源电压下工作效率较低的问题。
[0005]根据本公开的第一个方面，提供了一种电荷泵驱动电路，包括：输入端，被输入第一时钟信号；输出端；第一节点；电容，连接于所述输入端与所述第一节点之间；第一开关，连接于所述第一节点与电源端之间；第二节点，用于接收第二时钟信号，将所述第二时钟信号提供给所述第二开关的控制端，其中，所述第二时钟信号与所述第一时钟信号反相，以使所述第二开关根据所述第二时钟信号开启或关断；第二开关，连接于所述第一节点与所述输出端之间；第三节点，用于接收所述第二时钟信号，将所述第二时钟信号提供给第三开关的控制端，以使所述第三开关根据所述第二时钟信号开启或关断；第三开关，连接于所述输出端与地之间；其中，所述第二开关在所述第一时钟信号为低电平时关断，在所述第一时钟信号为高电平时开启，所述第三开关在所述第一时钟信号为低电平时开启，在所述第一时钟信号为高电平时关断。
[0006]可选的，所述电路还包括：第一反相器，所述第一反相器用于接收所述第一时钟信号，并将所述第一时钟信号进行反相后提供给所述第二节点以及所述第三节点。
[0007]可选的，所述电路还包括：延迟单元，与所述输入端相连，用于对所述第一时钟信号进行延迟，得到第三时钟信号，将所述第三时钟信号提供给所述第二节点，其中，所述第三时钟信号的上升沿较所述第一时钟信号的上升沿延迟第一时长，所述第三时钟信号的下降沿较所述第二时钟信号的下降沿延迟所述第一时长。
[0008]可选的，所述电路还包括第二反相器以及第三反相器，其中，所述第二反相器连接于所述延迟单元与所述第二节点之间，所述三反相器连接于所述输入端与所述第三节点之间。
[0009]可选的，所述第一开关包括第一MOS晶体管，所述第一MOS晶体管为二极管连接的PMOS晶体管。
[0010]可选的，所述第一开关还包括：第二MOS晶体管以及第三MOS晶体管；所述第二MOS
晶体管的第一极与所述第一MOS晶体管的源极相连，所述第二MOS晶体管的第二极与所述第一MOS晶体管的衬底相连，所述第二MOS晶体管的控制极与所述第一节点相连；所述第三MOS晶体管的第一极与所述第一MOS晶体管的漏极相连，所述第三MOS晶体管的第二极与所述第一MOS晶体管的衬底相连，所述第三MOS晶体管的控制极与第四节点相连，其中，所述第四节点为所述延迟单元的输出端。
[0011]可选的，所述第二开关为PMOS晶体管，所述第三开关为NMOS晶体管。
[0012]根据本公开的第二个方面，还提供了一种片上高压生成电路，包括：如本公开实施例中的任意一种电荷泵驱动电路，所述电荷泵驱动电路输出升压的时钟信号；以及电荷泵电路，用于获取所述升压的时钟信号作为所述电荷泵电路的时钟信号。
[0013]根据本公开的第三个方面，还提供了一种电子设备，包括如本公开实施例所述的任意一种片上高压生成电路。
[0014]可选的，所述电子设备为存储器。
[0015]本公开实施例的电荷泵驱动电路、片上高压生成电路及电子设备，通过第一时钟信号以及与第一时钟信号反相的第二时钟信号控制电荷泵驱动电路中的第一开关、第二开关以及第三开关的开启及关断，从而实现增大该驱动电路输出摆幅的效果。
[0016]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0017]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1是本公开一示例性实施例的一种电荷泵驱动电路的示意图；
[0019]图2是本公开一示例性实施例的电荷泵驱动电路的示意图；
[0020]图3是本公开一示例性实施例示出的一种电荷泵驱动电路的示意图；
[0021]图4是本公开一示例性实施例的电荷泵驱动电路的工作时序图；
[0022]图5是本公开一示例性实施例示出的一种电荷泵驱动电路的示意图；
[0023]图6是本公开一示例性实施例示出的一种片上高压生成电路的示意图；以及
[0024]图7是本公开一示例性实施例的电子设备的示意图。
具体实施方式
[0025]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
[0026]除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或
者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0027]此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
[0028]如前所述，某些特殊类型的集成电路芯片，其内部操作需要用到高电平，例如，闪存芯片在电源电压降低的情况下仍然需要基本不变的编程和擦除高电压。而高电压的生成，依赖于片上设置的高压电路。
[0029]在芯片电压逐渐降低，且芯片内部高压需求基本不变本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电荷泵驱动电路，其特征在于，包括：输入端，被输入第一时钟信号；输出端；第一节点；电容，连接于所述输入端与所述第一节点之间；第一开关，连接于所述第一节点与电源端之间；第二节点，用于接收第二时钟信号，将所述第二时钟信号提供给所述第二开关的控制端，其中，所述第二时钟信号与所述第一时钟信号反相，以使所述第二开关根据所述第二时钟信号开启或关断；第二开关，连接于所述第一节点与所述输出端之间；第三节点，用于接收所述第二时钟信号，将所述第二时钟信号提供给第三开关的控制端，以使所述第三开关根据所述第二时钟信号开启或关断；第三开关，连接于所述输出端与地之间；其中，所述第二开关在所述第一时钟信号为低电平时关断，在所述第一时钟信号为高电平时开启，所述第三开关在所述第一时钟信号为低电平时开启，在所述第一时钟信号为高电平时关断。2.根据权利要求1所述的电路，其特征在于，所述电路还包括：第一反相器，所述第一反相器用于接收所述第一时钟信号，并将所述第一时钟信号进行反相后提供给所述第二节点以及所述第三节点。3.根据权利要求1所述的电路，其特征在于，所述电路还包括：延迟单元，与所述输入端相连，用于对所述第一时钟信号进行延迟，得到第三时钟信号，将所述第三时钟信号提供给所述第二节点，其中，所述第三时钟信号的上升沿较所述第一时钟信号的上升沿延迟第一时长，所述第三时钟信号的下降沿较所述第二时钟信号的下降沿延迟所述第一时长。4.根据权利要求3所述的电路...

【专利技术属性】
技术研发人员：孙蕊，邓龙利，
申请(专利权)人：兆易创新科技集团股份有限公司，
类型：发明
国别省市：