本发明专利技术提供了一种芯片组件、芯片转接板及芯片组件的制备方法，涉及芯片领域。其中，芯片组件，包括：第一芯片、第二芯片、以及与所述第一芯片和所述第二芯片连接的芯片转接板；所述芯片转接板包括用于与外部走线连接的走线结构，所述走线结构分别与所述第一芯片和所述第二芯片连接。与现有技术相比，本发明专利技术实施例所提供的芯片组件、芯片转接板及芯片组件的制备方法具有能够减少芯片组件中产生的压降，同时提升芯片组件中不同芯片之间交互的带宽的优点。点。点。
【技术实现步骤摘要】
芯片组件、芯片转接板及芯片组件的制备方法
[0001]本专利技术涉及半导体领域，具体而言，涉及一种芯片组件、芯片转接板及芯片组件的制备方法。
技术介绍
[0002]芯片3D封装技术，是指在一个封装体内的封装相互连接的两个及两个以上芯片的封装技术。近年来，支撑3D封装的关键技术硅通孔(Through Silicon Via，TSV)不断获得突破，以TSV为核心的3D封装技术已成为业界公认的新一代封装技术的重要发展方向。
[0003]如图1所示为相关技术中的一种3D封装的芯片组件，其中将CCD(charge coupled device，光电转换)芯片11通过TSV结构12与SRAM芯片13进行连接，并最终在外侧进行封装(图1中仅示出了封装层14对CCD芯片一侧表面进行封装的部分结构)，其中，CCD芯片11包括走线层111和沟道层112，SRAM芯片13同样包括走线层131和沟道层132。在图1所示的芯片组件中，外部电源走线通常与封装层14连接，电源电能通过封装层14传输到CCD芯片11和SRAM芯片13中。其中，电源走线提供的电能传输至SRAM芯片13的沟道层132需要连续经过CCD芯片11的走线层111、沟道层112、TSV结构12以及SRAM芯片13的走线层131，这一过程中的压降较高，导致SRAM芯片13的沟道层132实际的电压较低；此外，由于CCD芯片11通过TSV结构12与SRAM芯片13进行连接，TSV结构的布线密度有限，导致CCD芯片11和SRAM芯片13之间的交互带宽较低。
技术实现思路
[0004]本专利技术的目的在于提供一种芯片组件、芯片转接板及芯片组件的制备方法，能够减少芯片组件中产生的压降，同时提升芯片组件中不同芯片之间交互的带宽。
[0005]第一方面，本专利技术提供一种芯片组件，包括：第一芯片、第二芯片、以及与所述第一芯片和所述第二芯片连接的芯片转接板；所述芯片转接板包括用于与外部走线连接的走线结构，所述走线结构分别与所述第一芯片和所述第二芯片连接。
[0006]与现有技术相比，本专利技术实施例所提供的芯片组件中设置走线结构分别与第一芯片和第二芯片连接，同时由于外部走线与走线结构连接，外部走线对芯片进行供电时可以直接经由走线结构向第一芯片和第二芯片进行供电，在供电路径上产生的压降较低，从而减少芯片组件中的压降；此外，第一芯片和第二芯片均与走线结构连接，第一芯片和第二芯片可以通过走线结构进行通信，从而提升芯片组件中不同芯片之间进行信号交互通信时的带宽。
[0007]在可选的实施方式中，所述芯片转接板还包括具有空腔的主体部，所述主体部包括与所述空腔连接、贯穿所述主体部表面的开口；所述走线结构包括走线层和与所述走线层连接的多个键合部；所述走线层设置在所述空腔内，所述键合部经由所述开口露出所述主体部表面。设置键合部经由开口露出主体部表面，可以使用键合部与其它结构进行键合邦定，提升走线结构与其它结构连接后的电气性能。
[0008]在可选的实施方式中，所述走线层包括多条一类走线和多条二类走线，所述一类走线的横截面积小于所述二类走线的横截面积、且所述多条一类走线的走线间隔小于所述多条二类走线的走线间隔；所述一类走线和所述二类走线连接，所述一类走线或所述二类走线与所述键合部连接。走线结构中包括横截面积和走线间隔不同的多条一类走线和多条二类走线，可以适应不同频率和不同强度的电信号的传输。
[0009]在可选的实施方式中，所述走线层包括多条一类走线和多条二类走线，所述一类走线的横截面积小于所述二类走线的横截面积、且所述多条一类走线的走线间隔小于所述多条二类走线的走线间隔；所述一类走线和所述二类走线分别与不同的所述键合部连接。
[0010]在可选的实施方式中，所述第一芯片包括第一沟道层和与所述第一沟道层连接的第一走线层，所述第二芯片包括第二沟道层和与所述第二沟道层连接的第二走线层；所述第一走线层和所述第二走线层分别与不同的所述键合部连接。
[0011]在可选的实施方式中，所述第一走线层包括第一信号走线和第一电源走线，所述第一电源走线包括埋入式电源线和与所述埋入式电源线连接的穿孔走线；所述穿孔走线贯穿所述第一沟道层、且所述穿孔走线与所述键合部连接。埋入式电源线是埋在晶体管下方的金属线结构——部分在硅衬底内，部分在浅沟槽隔离氧化物内，可以降低第一走线层和/或第二走线层单元的高度并减少压降。
[0012]在可选的实施方式中，所述芯片组件还包括第三芯片；所述第三芯片包括第三沟道层和与所述第三沟道层连接的第三走线层；所述第三走线层与所述第一信号走线连接。将第三芯片的第三走线层与第一信号走线连接，可以直接经由第一信号走线向第三芯片传输电信号，从而降低电信号传输至第三芯片过程中的压降。
[0013]在可选的实施方式中，所述芯片组件还包括空白晶片；所述第一芯片和所述第二芯片设置在所述芯片转接板的同一侧，所述空白晶片设置在所述第一芯片和所述第二芯片之间。在第一芯片和第二芯片之间设置空白晶片，空白晶片可以吸收第一芯片和第二芯片之间由于热胀冷缩或者是外力产生的应力，提升芯片组件的可靠性。
[0014]第二方面，本专利技术提供了一种芯片转接板，包括：主体部和设置在所述主体部上的走线结构；所述主体部包括空腔和与所述空腔连接、贯穿所述主体部表面的开口；所述走线结构包括走线层和与所述走线层连接的多个键合部；所述走线层设置在所述空腔内，所述键合部经由所述开口露出所述主体部表面。
[0015]在可选的实施方式中，所述走线层包括多条一类走线和多条二类走线，所述一类走线的横截面积小于所述二类走线的横截面积、且所述多条一类走线的走线间隔小于所述多条二类走线的走线间隔；所述一类走线和所述二类走线连接，所述一类走线或所述二类走线与所述键合部连接。
[0016]在可选的实施方式中，所述走线层包括多条一类走线和多条二类走线，所述一类走线的横截面积小于所述二类走线的横截面积、且所述多条一类走线的走线间隔小于所述多条二类走线的走线间隔；所述一类走线和所述二类走线分别与不同的所述键合部连接。
[0017]第三方面，本专利技术提供芯片组件制备方法，包括：提供衬底；在所述衬底上制成包括走线结构的芯片转接板，所述走线结构用于与外部走线连接；在所述芯片转接板上分别制成与所述走线结构连接的第一芯片和第二芯片。
[0018]在可选的实施方式中，所述在所述衬底上制成包括走线结构的芯片转接板，包括：
在所述衬底上制成具备开孔的第一主体层；在所述第一主体层上制成键合部和走线层；在所述键合部和所述走线层上制成第二主体层。
[0019]在可选的实施方式中，所述在所述芯片转接板上分别制成与所述走线结构连接的第一芯片和第二芯片，包括：将制备完成的所述第一芯片转移至所述芯片转接板，将所述第一芯片的第一走线层与所述键合部键合邦定；将制备完成的所述第二芯片转移至所述芯片转接板，将所述第二芯片的第二走线层与所述键合部键合邦定。
[0020]在可选的实施方式中，所述将所述第一芯片的第一走线层与所述键本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片组件，其特征在于，包括：第一芯片、第二芯片、以及与所述第一芯片和所述第二芯片连接的芯片转接板；所述芯片转接板包括用于与外部走线连接的走线结构，所述走线结构分别与所述第一芯片和所述第二芯片连接。2.根据权利要求1所述的芯片组件，其特征在于，所述芯片转接板还包括具有空腔的主体部，所述主体部包括与所述空腔连接、贯穿所述主体部表面的开口；所述走线结构包括走线层和与所述走线层连接的多个键合部；所述走线层设置在所述空腔内，所述键合部经由所述开口露出所述主体部表面。3.根据权利要求2所述的芯片组件，其特征在于，所述走线层包括多条一类走线和多条二类走线，所述一类走线的横截面积小于所述二类走线的横截面积、且所述多条一类走线的走线间隔小于所述多条二类走线的走线间隔；所述一类走线和所述二类走线连接，所述一类走线或所述二类走线与所述键合部连接。4.根据权利要求2所述的芯片组件，其特征在于，所述走线层包括多条一类走线和多条二类走线，所述一类走线的横截面积小于所述二类走线的横截面积、且所述多条一类走线的走线间隔小于所述多条二类走线的走线间隔；所述一类走线和所述二类走线分别与不同的所述键合部连接。5.根据权利要求3或4所述的芯片组件，其特征在于，所述第一芯片包括第一沟道层和与所述第一沟道层连接的第一走线层，所述第二芯片包括第二沟道层和与所述第二沟道层连接的第二走线层；所述第一走线层和所述第二走线层分别与不同的所述键合部连接。6.根据权利要求5所述的芯片组件，其特征在于，所述第一走线层包括第一信号走线和第一电源走线，所述第一电源走线包括埋入式电源线和与所述埋入式电源线连接的穿孔走线；所述穿孔走线贯穿所述第一沟道层、且所述穿孔走线与所述键合部连接。7.根据权利要求6所述的芯片组件，其特征在于，所述芯片组件还包括第三芯片；所述第三芯片包括第三沟道层和与所述第三沟道层连接的第三走线层；所述第三走线层与所述第一信号走线连接。8.根据权利要求1所述的芯片组件，其特征在于，所述芯片组件还包括空白晶片；所述第一芯片和所述第二芯片设置在所述芯片转接板的同一侧，所述空白晶片设置在所述第一芯片和所述第二芯片之间。9.一种芯片转接板，其特征在于，包括：主体部和设置在所述主体部上的走线结构；所述主体部包括空腔和与所述空腔连接、贯穿所述主体部表面的开口；所述走线结构包括走线层和与所述走线层连接的多个键合部；所述走线层设置在所述空腔内，所...
【专利技术属性】
技术研发人员：薛小帝，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。