半导体结构及制作方法技术

本发明专利技术提供一种半导体结构及制作方法，所述半导体结构包括：衬底，具有相对的第一/第二面；导电通孔结构，自所述第一面延伸至所述衬底内，且包括自下而上叠设的金属通孔及导电介质叠层；所述导电介质叠层包括第一/第二导电介质层，且第一导电介质层还设于所述第一面上。本发明专利技术适于根据不同应用场景的背照式图像传感器，合理选择适用的导电介质叠层，防止金属通孔与金属互连层扩散，同时增强与相邻的像素单元的隔离效果，同时进一步简化制作方法，确保产品良率。确保产品良率。确保产品良率。

【技术实现步骤摘要】
半导体结构及制作方法


[0001]本专利技术涉及半导体
，具体涉及一种半导体结构及制作方法。

技术介绍

[0002]传统CIS芯片为前照式（Front side illumination，FSI）感光结构，但随着像素单元尺寸的不断缩小，光电二极管（Photodiode，PD）的感光面积也在不断减小，为提升PD感光能力，专利技术了背照式（Back side illumination，BSI）结构。BSI芯片采用光线从晶片背面入射的方案，避免了正面的金属互连层对入射光的影响，同时缩短入射光进入PD的光程，大幅提高PD的感光能力。
[0003]现有的BSI芯片利用硅通孔（Through Silicon Via，TSV）技术，使得硅片背面和正面的形成金属连接，具体的工艺制程包括：形成硅通孔至正面的金属（如铜）漏出，在通孔内沉积阻挡层（如氮化钛、氮化钽、氮化钨等），然后于所述阻挡层上形成填充所述通孔的金属层（如钨）。所述阻挡层可保护通孔侧壁介质，防止金属层沉积工艺对侧壁的损伤，同时还可以防止铜扩散到钨。最后用刻蚀或者化学机械研磨去除背面的金属层。
[0004]然而，现有的阻挡层往往无法兼具阻止金属扩散，及用于刻蚀或者化学机械研磨的终点停止的双重功能。

技术实现思路

[0005]本专利技术的目的在于提供一种半导体结构及制作方法，既可以满足阻止金属扩散，提高器件稳定性的需求，同时，还能用于刻蚀或化学机械研磨的终点停止，降低工艺难度。
[0006]基于以上考虑，本专利技术的一个方面提供一种半导体结构，包括：衬底，具有相对的第一/第二面；导电通孔结构，自所述第一面延伸至所述衬底内，且包括自下而上叠设的金属通孔及导电介质叠层；所述导电介质叠层包括第一/第二导电介质层，且第一导电介质层还设于所述第一面上。
[0007]优选的，所述导电介质叠层还覆盖所述金属通孔的侧壁。
[0008]优选的，所述第一/第二导电介质层的电阻率均大于所述金属通孔的电阻率。
[0009]优选的，所述第二导电介质层设于所述第一导电介质层下。
[0010]优选的，还包括，金属互连层，设于所述第二面，所述导电通孔结构贯穿所述衬底并电连接所述金属互连层。
[0011]优选的，所述金属互连层在所述第二导电介质层中的扩散率小于所述金属互连层在所述金属通孔中的扩散率。
[0012]优选的，所述导电介质叠层还包括至少一层粘附层，所述粘附层覆盖所述第一导电介质层的底面和/或所述第二导电介质层的底面。
[0013]优选的，所述第二导电介质层的材料包括氮化钨，所述第一导电介质层的材料包括氮化钛和/或氮化钽，所述粘附层的材料包括钛。
[0014]本专利技术的另一方面提供一种半导体结构的制作方法，包括：提供衬底，所述衬底具
有相对的第一/第二面；自所述第一面于所述衬底内形成初始通孔；于所述第一面及所述初始通孔的底部形成导电介质叠层，所述导电介质叠层包括第一/第二导电介质层；于所述导电介质叠层上形成填充所述初始通孔的金属层；去除所述第一面上的所述金属层，直至暴露出所述第一导电介质层，并形成金属通孔。
[0015]优选的，采用刻蚀工艺和/或研磨工艺去除所述第一面上的所述金属层。
[0016]优选的，所述第一导电介质层相对于金属层于所述刻蚀工艺和/或所述化学机械研磨工艺中呈高的选择比。
[0017]优选的，所述金属层的形成工艺包括PVD、CVD及ALD中的一种或多种组合。
[0018]优选的，于所述衬底内形成初始通孔之前，还包括：于所述第二面形成金属互连层， 所述初始通孔贯穿所述衬底，并底部相连所述金属互连层。
[0019]优选的，所述导电介质叠层还覆盖所述初始通孔的侧壁。
[0020]优选的，采用第一/第二成膜工艺对应形成所述第一/第二导电介质层，依次采用所述第一/第二成膜工艺或所述第二/第一成膜工艺形成所述导电介质叠层。
[0021]优选的，所述第一/第二成膜工艺均包括PVD、CVD及ALD中的一种或多种组合。
[0022]优选的，形成所述第一导电介质层和/或形成所述第二导电介质层之前，还形成粘附层。
[0023]本专利技术通过在金属通孔的底面形成导电介质叠层，所述导电介质叠层包括第一/第二导电介质层。所述第一导电介质层还设于所述第一面上，并用于刻蚀工艺或者化学机械研磨工艺的停止层，以及第二导电介质层用于防止金属通孔与金属互连层之间的扩散，能够提升背照式图像传感器的器件稳定性。
[0024]进一步的，所述第一/第二导电介质层的电阻率均大于所述金属通孔的电阻率，从而形成导电性自内向外逐渐变小的导电通孔结构，增强与相邻的像素单元的隔离效果。
[0025]进一步的，所述粘附层增加所述第一导电介质层与所述第二导电介质层之间，或，所述导电介质叠层与所述金属互连层之间的黏合力。
附图说明
[0026]通过参照附图阅读以下所作的对非限制性实施例的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。
[0027]图1～图4示出了本专利技术实施例一的半导体结构的形成方法中各步骤对应的剖面结构示意图；图5示出了本专利技术实施例二的半导体结构的剖面结构示意图。
[0028]在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
[0029]为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。
[0030]需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚
地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。
[0031]正如
技术介绍
所述，现有的背照式图像传感器在形成过程中仍存在诸多问题。采用氮化钨作为阻挡层，虽然可以隔离铜与钨，防止铜扩散至钨，但氮化钨与钨之间的刻蚀选择比不高，去除背面的金属层时，往往会造成阻挡层的过刻蚀，影响器件可靠性，目前，通常采用刻蚀时间或研磨时间以控制金属层的刻蚀量，但为防止刻蚀残留或研磨残留，受工艺波动的影响，在线管控较难，通过在阻挡层额外形成一介质层用作停止层，造成工艺流程增多。而且，受金属层的表面粗糙度影响，经过刻蚀或化学机械研磨之后的介质层的表面粗糙度很高，对背照式图像传感器的性能影响较大。
[0032]此外，由于氮化钛或氮化钽相对于钨的刻蚀选择比较高，现有技术还采用氮化钛和/或氮化钽用作阻挡层，但氮化钛或氮化钽对铜的阻挡效果不佳，铜会穿过氮化钛和/或氮化钽扩散至钨。
[0033]在此基础上，本专利技术提供一种半导体结构及制作方法，通过在金属通孔的底面形成导电介质叠层，所述导电介质叠层包括第一/第二导电介质层；其中，所述第一导电介质层还设于衬底的第一面上。所述第一导电介质层相对于金属通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，具有相对的第一/第二面；导电通孔结构，自所述第一面延伸至所述衬底内，且包括自下而上叠设的金属通孔及导电介质叠层；所述导电介质叠层包括第一/第二导电介质层，且第一导电介质层还设于所述第一面上。2.如权利要求1所述的半导体结构，其特征在于，所述导电介质叠层还覆盖所述金属通孔的侧壁。3.如权利要求2所述的半导体结构，其特征在于，所述第一/第二导电介质层的电阻率均大于所述金属通孔的电阻率。4.如权利要求1所述的半导体结构，其特征在于，所述第二导电介质层设于所述第一导电介质层下。5.如权利要求1所述的半导体结构，其特征在于，还包括，金属互连层，设于所述第二面，所述导电通孔结构贯穿所述衬底并电连接所述金属互连层。6.如权利要求5所述的半导体结构，其特征在于，所述金属互连层在所述第二导电介质层中的扩散率小于所述金属互连层在所述金属通孔中的扩散率。7.如权利要求1所述的半导体结构，其特征在于，所述导电介质叠层还包括至少一层粘附层，所述粘附层覆盖所述第一导电介质层的底面和/或所述第二导电介质层的底面。8.如权利要求7所述的半导体结构，其特征在于，所述第二导电介质层的材料包括氮化钨，所述第一导电介质层的材料包括氮化钛和/或氮化钽，所述粘附层的材料包括钛。9.一种半导体结构的制作方法，其特征在于，包括：提供衬底，所述衬底具有相对的第一/第二面；自所述第一面于所述衬底内形成初始通孔；于所述第一面及所述初始...

【专利技术属性】
技术研发人员：徐屹东，许乐，付文，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：