半导体器件制造技术

本公开涉及半导体器件。一种半导体器件，包括：半导体衬底晶片，具有正主面和背主面；第一正层，包括设置在正主面上的第一材料结构，并且第一正层包括设置在第一正层中的第一多个沟槽；第二正层，包括在第一正层之上延伸的第二材料结构，并且第二正层被设置在第一多个沟槽内以及第一多个沟槽之间；第一背层，包括设置在背主面上的第一材料结构，并且第一背层包括设置在第一背层中的第二多个沟槽；以及第二背层，包括在第一背层之上延伸的第二材料结构，并且第二背层被设置在第二多个沟槽内以及在第二多个沟槽之间。利用本公开的实施例可以减小弯曲半导体晶片和在第二层上出现裂纹的风险，并因此使得可以避免污染用于制造半导体器件的机器的风险。器件的机器的风险。器件的机器的风险。

【技术实现步骤摘要】
半导体器件


[0001]实施例和实现方式涉及一种半导体器件。

技术介绍

[0002]半导体器件，特别是集成电路，可以由半导体衬底晶片制造。该晶片在下文中也被指定为表示半导体晶片。
[0003]制造半导体器件可以包括在半导体衬底晶片上形成多个材料层。一旦形成，所施加的各种层可经受根据其性质而不同的内部拉伸应变或压缩应变。层中的内部拉伸或压缩应变引起该层的膨胀或压缩。
[0004]一些层可能没有完全覆盖半导体晶片的表面并且以预定的图案排列。这样的层用于在半导体表面上获得不均匀的技术效果，而仅以预定的图案获得。这些层通常形成在半导体晶片的正主面上。例如，这种层可用于形成以预定图案分布的波导。
[0005]以预定图案分布在半导体晶片表面上的材料层与在半导体晶片整个表面上延伸的相同层相比具有较小的内部应变。
[0006]有数种方法用于获得以预定图案分布在半导体晶片上的这种层。例如，可以形成均匀分布在半导体晶片上的层，然后以预定图案在该层上实施蚀刻。
[0007]为了获得以预定图案分布在半导体晶片上的层，还可以实施镶嵌。镶嵌包括在沟槽中的层的沉积，所述沟槽形成在以预定图案形成在半导体衬底晶片上的材料层中。
[0008]然而，在一些制造方法中，形成以预定图案分布的层，使得在半导体晶片的背主面上同时均匀地形成相同的层。例如，这两层可以通过低压化学气相沉积同时形成。位于半导体晶片背主面上的层上的内部应变与位于正主面上的层上的内部应变不同。这是因为，如前所述，以预定图案分布在半导体晶片表面上的材料层与在半导体晶片整个表面上延伸的相同层相比具有较小的内部应变。
[0009]于是位于正主面上的层上的内部应变小于位于半导体晶片背主面上的层上的内部应变。半导体晶片的每一侧上的层中的内力的这种差异可能导致半导体晶片的弯曲，并且在位于背主面上的层上可能出现裂纹。
[0010]当半导体晶片具有大直径，例如大于200毫米时，导致半导体晶片弯曲和破裂的风险都较大。
[0011]于是，用于制造半导体器件的机器由于其弯曲表面而不能识别半导体晶片。此外，裂纹可能导致沉积层的材料在机器中分散。然后，这种材料的分散污染适于在真空下操作的机器。为了重新建立真空，机器执行净化，这导致集成电路制造的暂时中止。这样的集成电路制造的临时暂停导致集成电路制造成本的增加。
[0012]因此，需要提出这样的制造方法的解决方案，使得可以避免半导体晶片的弯曲和沉积的层上出现裂纹。

技术实现思路

[0013]本公开的目的是提供半导体器件，以至少部分地解决现有技术中存在的上述问题。
[0014]本公开的一方面提供了一种半导体器件，包括：半导体衬底晶片，具有正主面和背主面；第一正层，包括设置在所述正主面上的第一材料结构，并且所述第一正层包括设置在所述第一正层中的第一多个沟槽；第二正层，包括在所述第一正层之上延伸的第二材料结构，并且所述第二正层被设置在所述第一多个沟槽内以及所述第一多个沟槽之间；第一背层，包括设置在所述背主面上的所述第一材料结构，并且所述第一背层包括设置在所述第一背层中的第二多个沟槽；以及第二背层，包括在所述第一背层之上延伸的所述第二材料结构，并且所述第二背层被设置在所述第二多个沟槽内以及在所述第二多个沟槽之间。
[0015]根据一个或多个实施例，其中所述第一材料结构和所述第二材料结构被选择，以使得填充有所述第二材料结构的所述第一多个沟槽或所述第二多个沟槽中的至少一者形成至少一个波导。
[0016]根据一个或多个实施例，其中所述第一材料结构是二氧化硅结构并且所述第二材料结构是氮化硅结构。
[0017]根据一个或多个实施例，其中所述第一材料结构和所述第二材料结构被选择，以使得填充有所述第二材料结构的所述第一多个沟槽或所述第二多个沟槽中的至少一者形成至少一个波导。
[0018]本公开的另一方面提供了一种半导体器件，包括：半导体衬底晶片，具有正主面和背主面；第一正层，包括设置在所述正主面上的第一材料结构并且包括设置在所述第一正层中的第一多个沟槽，其中所述第多个沟槽中的至少一个沟槽填充有第二材料结构；以及第一背层，包括设置在所述背主面上的所述第一材料结构并且包括设置在所述第一背层中的第二多个沟槽，其中所述第一多个沟槽中的至少一个沟槽填充有所述第二材料结构。
[0019]根据一个或多个实施例，其中所述第一材料结构和所述第二材料结构被选择，以使得填充有所述第二材料结构的所述第一多个沟槽或所述第二多个沟槽中的至少一者形成至少一个波导。
[0020]根据一个或多个实施例，其中所述第一材料结构是二氧化硅结构并且所述第二材料结构是氮化硅结构。
[0021]根据一个或多个实施例，其中：所述第一多个沟槽中的每一个沟槽的宽度小于或等于5μm；所述第二多个沟槽中的每一个沟槽的宽度小于或等于5μm；所述第一多个沟槽之间的距离小于或等于10μm；以及所述第二多个沟槽之间的距离小于或等于10μm。
[0022]根据一个或多个实施例，其中所述第一材料结构和所述第二材料结构被选择，以使得填充有所述第二材料结构的所述第一多个沟槽或所述第二多个沟槽中的至少一者形成至少一个波导。
[0023]根据一个或多个实施例，其中所述第一多个沟槽或所述第二多个沟槽的深度在与之间。
[0024]利用本公开的实施例可以减小弯曲半导体晶片和在第二层上出现裂纹的风险，并因此使得可以避免污染用于制造半导体器件的机器的风险。
附图说明
[0025]本技术的其他优点和特征将从对绝非限制性的实施例和实现方式的附图的详细说明中显现，在附图中：
[0026]图1示意性地示出了用于制造半导体器件的方法的实施例；以及
[0027]图2，3，4，5，6，7，8和9示出了实施例半导体器件的截面图。
具体实施方式
[0028]实施例和实现方式涉及一种制造半导体器件的方法。一些实施例涉及从半导体衬底晶片制造半导体器件以及根据预定图案在半导体衬底晶片上形成材料层。
[0029]图1示意性地示出了用于制造半导体器件DISP的方法的实施例。这种制造方法用于形成例如根据图2中的第一实施例所示的半导体器件DISP。
[0030]在图2的截面图中示出的该实施例中，半导体器件DISP包括通过在半导体晶片SUB的正主面上镶嵌而获得的材料层C21。然后可以使用镶嵌来从材料层C21形成波导GD_ONDES。
[0031]在图2所示的半导体器件中，材料层C21因此以预定图案分布在半导体晶片SUB的正主面上，这是通过在整个正主面上同时沉积材料层C21和在半导体晶片SUB的整个背主面上同时沉积相同的层C22而实现的。
[0032]层C21，C22的材料可具有相对高的拉伸强度，使得层C21和C22可在其被沉积之后在膨胀或压缩中经受高内部应变。层C21，C22的材料例如可以是氮化硅(Si3N4)结构，其具有1GPa的拉伸强度。
[0033]在层C2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底晶片，具有正主面和背主面；第一正层，包括设置在所述正主面上的第一材料结构，并且所述第一正层包括设置在所述第一正层中的第一多个沟槽；第二正层，包括在所述第一正层之上延伸的第二材料结构，并且所述第二正层被设置在所述第一多个沟槽内以及所述第一多个沟槽之间；第一背层，包括设置在所述背主面上的所述第一材料结构，并且所述第一背层包括设置在所述第一背层中的第二多个沟槽；以及第二背层，包括在所述第一背层之上延伸的所述第二材料结构，并且所述第二背层被设置在所述第二多个沟槽内以及在所述第二多个沟槽之间。2.根据权利要求1所述的半导体器件，其特征在于，所述第一材料结构和所述第二材料结构被选择，以使得填充有所述第二材料结构的所述第一多个沟槽或所述第二多个沟槽中的至少一者形成至少一个波导。3.根据权利要求2所述的半导体器件，其特征在于，所述第一材料结构是二氧化硅结构并且所述第二材料结构是氮化硅结构。4.根据权利要求1所述的半导体器件，其特征在于，所述第一材料结构和所述第二材料结构被选择，以使得填充有所述第二材料结构的所述第一多个沟槽或所述第二多个沟槽中的至少一者形成至少一个波导。5.一种半导体器件，其特征在于，包括：半导体衬底晶片，具有正主面和背主面；第一正层，包括设置在所述正主面上的第...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：意法半导体克洛尔二公司，
类型：新型
国别省市：