使用一种利用等离子体原子层沉积(等离子体ALD)工艺来在有源传感器区域上方产生薄无针孔纯硼层的方法制造背照式DUV/VUV/EUV辐射或带电粒子图像传感器。在半导体薄膜的前侧表面上形成电路元件，且接着对所述薄膜的背侧表面执行任选初步氢等离子体清洁工艺。所述等离子体ALD工艺包含执行多个等离子体ALD循环，其中每一循环包含在第一循环阶段期间形成吸附硼前体层，且接着在第二循环阶段期间产生氢等离子体以将所述前体层转换为相关联硼纳米层。在每一循环阶段之后，从等离子体ALD处理室清除气体。重复所述等离子体ALD循环，直到所得硼纳米层堆叠具有等于选定目标厚度的累积堆叠高度(厚度)。高度(厚度)。高度(厚度)。
【技术实现步骤摘要】
【国外来华专利技术】具有利用等离子体原子层沉积所沉积的硼层的背照式传感器
[0001]相关申请案/专利
[0002]本申请案主张2021年2月5日申请的标题为“具有利用等离子体原子层沉积所沉积的硼层的背照式传感器(BACK
‑
ILLUMINATED SENSOR WITH BORON LAYER DEPOSITED USING PLASMA ATOMIC LAYER DEPOSITION)”的第63/146,001号美国临时专利申请案的优先权。
[0003]本申请案涉及适于感测深UV(DUV)、真空UV(VUV)及极UV(EUV)波长中的辐射的图像传感器及用于制造/生产此类图像传感器的方法。所述传感器的一些实施例适于感测电子及其它带电粒子。所有所述传感器均适用于光掩模、光罩或晶片检验系统。
技术介绍
[0004]集成电路产业需要具有越来越高分辨率的检验工具以分辨集成电路、光掩模、光罩、太阳能电池、电荷耦合装置等的不断减小的特征以及检测大小约为那些特征大小或小于那些特征大小的缺陷。
[0005]在许多情况中，以短波长(例如，短于约250nm的波长)操作的检验系统可提供此分辨率。在其它情况中，可使用电子或其它带电粒子，例如氦(He)核(即，α粒子)。具体来说，针对光掩模或光罩检验，可期望使用与将用于光刻的波长(即，针对当代光刻，接近于193.4nm且针对未来EUV光刻，接近于13.5nm)相同或接近的波长进行检验，因为由图案引起的检验光的相移将与在光刻期间引起的相移相同或非常类似。针对检验半导体图案化晶片，在相对广泛波长范围(例如包含近UV、DUV及/或VUV范围中的波长的波长范围)内操作的检验系统可为有利的，因为广泛波长范围可降低对层厚度或图案尺寸的小改变(其可在个别波长下引起反射率的大改变)的敏感度。
[0006]为检测光掩模、光罩及半导体晶片上的小缺陷或粒子，需要高信噪比。当以高速进行检验时，需要高光子或粒子通量密度以确保高信噪比，因为所检测的光子数目的统计波动(帕松(Poisson)噪声)是对信噪比的基本限制。在许多情况中，需要每像素近似100,000或更多个光子。因为检验系统通常每天使用24小时，仅具有短暂停工，所以在操作仅几个月之后，检测器暴露于大剂量辐射。
[0007]具有250nm的真空波长的光子具有近似5eV的能量。二氧化硅的带隙是约10eV。尽管此类波长光子可能看似无法被二氧化硅吸收，但如生长在硅表面上的二氧化硅在与硅的界面处必须具有一些悬键，因为二氧化硅结构无法完美匹配硅晶体的结构。此外，因为单个二氧化物是非晶的，所以材料内也可能存在一些悬键。在实践中，在氧化物内以及到可吸收具有深UV波长的光子(特别是波长短于约250nm的光子)的下层半导体的界面处将存在不可忽略密度的缺陷及杂质。此外，在高辐射通量密度下，两个高能量光子可在非常短的时间间隔(纳秒或皮秒)内到达相同位置附近，这可导致电子通过两个快速连续吸收事件或通过双光子吸收激发到二氧化硅的导带。EUV光子具有非常高能量(波长13.5nm对应于接近于92eV的光子能量)且能够使硅
‑
氧键断裂以及与氧化物中的缺陷及污染物强烈地相互作用。电子
及带电粒子检测器通常必须检测具有几百eV或更高的能量的电子或带电粒子。大于10eV的能量可易于使硅
‑
氧键断裂。
[0008]如上文指示，高能量光子及粒子可使二氧化硅层中的键断裂且使原子电离化。因为二氧化硅是良好绝缘体，所以二氧化硅中产生的自由电子在重组之前可具有ms或更长的寿命。一些这些电子可迁移到半导体材料中。这些电子在二氧化硅内且在二氧化硅与半导体之间产生电场。这些电场可引起通过吸收光子而在半导体中产生的电子迁移到半导体的表面且重组，由此导致丢失信号及降低的检测器量子效率。由于产生新自由电子的速度与它们可重组的速度一样快或比它们可重组的速度更快，所以仪器的近连续使用意味着可存在很少或不存在时间供检测器恢复。
[0009]高能量粒子及光子还可引起二氧化硅的不可逆改变。此类改变可包含二氧化硅内的原子键结的重新配置或小原子的迁移。在检测器的正常操作温度(其通常在从大约室温到约50℃的范围内)下，这些改变将不会恢复。特定来说，已知用作EUV检测器的常规硅光电二极管的效率随着使用而降级。
[0010]半导体检测器的表面上的二氧化硅层显著减小用于低能量(小于约2keV)电子的那些检测器的效率。一些低能量电子由二氧化硅吸收，由此引起二氧化硅充电且使随后到达的电子偏转。因为原生氧化物将始终在经暴露硅表面上形成，所以硅检测器必定必须在它们的表面上具有一些氧化物。在半导体的表面上生长或沉积替代介电材料(而不是氧化物)导致半导体到二氧化硅界面处的缺陷状态的高得多的密度。这些缺陷降低检测器的量子效率，尤其是针对在半导体的表面附近吸收的光子或带电粒子。
[0011]EUV传感器的降级的额外原因在于，在EUV系统中，薄碳层随时间累积在暴露于EUV辐射的任何表面(包含图像传感器及光学元件的表面)上。这个碳层随着其变厚而吸收EUV辐射且降低传感器的灵敏度，并且降低光路径中的光学元件的反射率。在EUV系统中，周期性地清洁暴露于EUV的所有表面以移除碳。通常使用活化氢(原子氢与氢基团的混合物)执行这个清洁，所述活化氢对移除碳非常有效。然而，氢基团影响硅检测器的表面上的氧化物且还可引起那些传感器的性能的降级。
[0012]在所属领域中已知适于检测EUV及/或电子的二极管检测器。在2012年3月20日颁予尼田诺夫(Nihtianov)的第8,138,485号美国专利、2009年9月8日颁予尼田诺夫的第7,586,108号美国专利、2013年4月23日颁予尼田诺夫的第8,426,831号美国专利及2012年5月28日颁予纳弗(Nanver)的第8,450,820号美国专利中描述示范性二极管检测器。这些二极管检测器包含直接在硅表面上的薄(1nm到20nm)硼层。第8,450,820号美国专利进一步描述此检测器的表面上的金属导体的开孔网眼。
[0013]这些现有技术检测器具有形成在顶部(光或电子入射)表面上的接触件。具有形成在照明表面上的接触件及导体的缺点在于，不可能在维持高检测器效率的同时产生具有大量(数千个或数百万个)检测器元件(像素)的检测器。每一检测器元件需要多个控制信号，所述控制信号通常与其它检测器元件共享。针对100,000个电子或更多的全阱容量，检测器元件尺寸通常可在约10μm到20μm的范围内。不可能制作将这些控制信号彼此连接的数百或数千个互连件且无法在不覆盖表面的大部分区域的情况下驱动电路。因为DUV、VUV及EUV光子及低能量粒子将不穿透例如金属及多晶硅的导体层，所以由这些导体覆盖的区域将具有低(或无)灵敏度。
[0014]全部属于彻恩(Chern)等人的第9,496,425号、第9,818,887号及第10,121,914号美国专利描述图像传感器结构及制作图像传感器的方法，所述图像传感器包含沉积在图像传感器的至少经暴露背表面本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种制造经配置以感测深紫外(DUV)辐射、真空紫外(VUV)辐射、极紫外(EUV)辐射及带电粒子中的至少一者的图像传感器的方法，所述方法包括：在半导体薄膜的第一表面上形成前端电路结构；及执行多个等离子体原子层(ALD)循环，使得循序产生的硼纳米层在所述半导体薄膜的第二表面上共同形成纯硼层，其中每一所述等离子体ALD循环包含：在所述每一等离子体ALD循环的第一阶段期间将硼前体安置在所述半导体薄膜的所述第二表面上方，使得所述硼前体的吸附部分在所述半导体薄膜的所述第二表面上方形成硼前体层；及在所述每一等离子体ALD循环的第二阶段期间在所述硼前体层上方产生氢等离子体，使得所述吸附硼前体部分的气态反应产生相关联的所述硼纳米层。2.根据权利要求1所述的方法，其进一步包括：将所述半导体薄膜安置在沉积室中；通过在所述第二表面上方产生氢等离子体来清洁所述半导体薄膜的所述第二表面；及在所述清洁之后立即执行所述多个等离子体ALD循环，其中在所述沉积室中连续维持所述半导体薄膜时执行所述清洁及所述多个等离子体ALD循环。3.根据权利要求2所述的方法，其中所述沉积室包含经配置以选择性地将所述硼前体及所述氢递送到所述沉积室中的气流系统及经配置以邻近于所述半导体薄膜的所述第二表面产生等离子体的等离子体产生系统，且其中安置所述硼前体包括控制所述气流系统以在去激活所述等离子体产生系统时将所述硼前体递送到所述沉积室中。4.根据权利要求3所述的方法，其中控制所述气体递送系统包括：使B2H6、BX3(X＝Cl/Br)、B2F4、三甲基硼烷(TMB)、三(二甲基酰胺基)硼烷(TDMAB)及三乙基硼烷(TEB)中的一者流动到所述沉积室中。5.根据权利要求3所述的方法，其中产生所述氢等离子体包括：控制所述气流系统以在启动所述等离子体产生系统时将氢气递送到所述沉积室中。6.根据权利要求2所述的方法，其中每一所述等离子体ALD循环进一步包括：在所述第一阶段与所述第二阶段之间的第一时间段期间，从所述沉积室清除残余硼前体气体；及在所述第二循环阶段之后的第二时间段期间，从所述沉积室清除残余反应气体。7.根据权利要求1所述的方法，其中所述半导体薄膜包括具有在10μm与40μm的范围内的厚度的外延层，且其中执行所述多个等离子体ALD循环包括重复所述硼前体安置及所述氢等离子体产生，直到所述纯硼层的厚度在2nm到20nm的范围内。8.根据权利要求1所述的方法，其进一步包括在所述纯硼层上形成抗反射涂层及罩盖层中的一者。9.根据权利要求1所述的方法，其中形成所述前端电路结构包括在具有第一p型掺杂浓度的p掺杂外延硅层上形成所述前端电路结构，且
其中所述方法进一步包括执行高温驱入工艺以在p掺杂外延硅层的经留存部分与所述纯硼层之间形成高度...
【专利技术属性】
技术研发人员：S，
申请(专利权)人：科磊股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。