一种高压浮置栅驱动电路及其驱动芯片制造技术

本实用新型专利技术公开了一种高压浮置栅驱动电路及其驱动芯片，包括依次连接的PWM控制信号输入端、反相器组、电平移位电路及栅极驱动电路，所述反相器组用于将输入的PWM控制信号转化为一组互补信号，所述电平移位电路包括两个NMOS管及四个PMOS管。本实用新型专利技术电路结构简单，省去了输入端的窄脉冲产生电路及输出端的脉冲滤波、RS触发器，电平移位电路中用四个PMOS管代替两个电阻，使得工艺偏差更小，减小了版图面积，降低了成本；模拟器件少，抗干扰能力强，鲁棒性更高。鲁棒性更高。鲁棒性更高。

【技术实现步骤摘要】
一种高压浮置栅驱动电路及其驱动芯片


[0001]本技术涉及集成电路设计领域，尤其涉及一种高压浮置栅驱动电路及其驱动芯片。

技术介绍

[0002]高压浮置功率管的栅驱动电路通常用于驱动桥式结构的高压侧MOS功率管，由于高压侧功率管工作于浮动的高压，所以其栅驱动电路也同步地工作于浮动高压。在这种高压侧的浮置栅驱动电路中，电平移位电路作为核心部分，可以将高侧通道低压区的逻辑控制信号传输到高压区，用于产生最终的浮动栅控制信号。
[0003]传统方案的电平移位电路如图1所示。IN为输入PWM控制信号，VCC为低压电源，例如5V；GND为公共地，即全局参考电压；VS为浮动地，即高压侧驱动电路的参考电压，相对全局GND呈现动态变化，部分时段处于高位电压（浮动地）、部分时段处于0V，其额定的高位电压一般在数十V到数百V之间；VB为浮动高压电源，相对VS，其电压一般是不超过20V的静态值，但相对GND，其电压是数十V到数百V之间的动态值；HO为高压侧的输出控制信号，最终用于驱动高压侧功率管的栅极。电平移位电路中包含无源器件电阻R0、R1和MOS管NM0和NM1，NM0和NM1的漏端电压在其关闭态最高是VB相对于GND的电压，在其开启态产生一个事先计算好的导通电流流经R0或R1，并在R0或R1上产生以VS为参考，幅度约为VB
‑
VS的压降，以驱动其后级的脉冲滤波器的栅极，即NM0或NM1的开启态，漏端电压有可能是VS，可见NM0或NM1长期处于不低于VS的高压工作状态，根据P=U*I可知，长期导通功耗较大。出于减少平均静态电流、避免NM0或NM1在高压下长期导通导致器件损坏等多种因素的考虑，实用的电平移位电路，通常使NM0或NM1工作于脉冲导通状态，仅短时间开启，绝大多数时间里NM0和NM1均处于关闭态。因此，电平移位电路的输入端需要窄脉冲产生电路，输出端需要脉冲滤波和RS触发器。进一步地，由于RS触发器的初始态是随机的，为避免最终的功率管在上电后被随机开启，所以还需要在高压侧独立实现一个上电复位电路（低压侧的上电复位信号无法传递过来），设置RS触发器在上电后处于使功率管关闭的默认状态。
[0004]但是传统的高压浮置栅驱动电路存在以下缺陷：1、高压侧驱动电路结构复杂，电平移位电路输入端需要窄脉冲产生电路，输出端需要脉冲滤波和RS触发器，以及高压侧的上电默认态设置电路；2、电平移位电路中，A、B节点电位的理想值要么是相对高电平的VS、要么是相对低电平的VB，这种相对低电平的绝对电压值由NM0或NM1的导通电流与R0或R1的阻值决定，受制造工艺波动和工作温度及工作电压的影响较大，多个因素叠加可能误差可达
±
40%；3、电平移位电路中，无源器件电阻R0、R1在片内的面积较大。

技术实现思路

[0005]专利技术目的：为了解决现有技术的高压浮置栅驱动电路结构复杂、面积大、对电路要求高的缺陷，本技术提供一种高压浮置栅驱动电路及其驱动芯片。
[0006]技术方案：一种高压浮置栅驱动电路，包括依次连接的PWM控制信号输入端、反相
器组、电平移位电路及栅极驱动电路，所述反相器组用于将输入的PWM控制信号转化为一组互补信号，所述电平移位电路包括第一NMOS管NM0、第二NMOS管NM1、第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2及第四PMOS管PM3；第一PMOS管PM0、第二PMOS管PM1的源极均连接浮动高压电源VB，所述浮动高压电源VB至少为10V，栅极分别连接第四PMOS管PM3、第三PMOS管PM2的源极，漏极分别连接第三PMOS管PM2、第四PMOS管PM3的源极或漏极；第三PMOS管PM2、第四PMOS管PM3的栅极均连接浮动地VS，漏极分别连接第一NMOS管NM0、第二NMOS管NM1的漏极，第三PMOS管PM2或第四PMOS管PM3的源极连接栅极驱动电路输入端，栅极驱动电路输出驱动信号；第一NMOS管NM0、第二NMOS管NM1的源极均连接公共地GND，栅极分别输入所述互补信号；所述栅极驱动电路的输出极性与输入极性相反。
[0007]进一步地，所述第三PMOS管PM2、第四PMOS管PM3的N阱与源极连接。
[0008]进一步地，第一PMOS管PM0、第二PMOS管PM1的漏极分别连接第三PMOS管PM2、第四PMOS管PM3的源极；所述第一NMOS管NM0、第二NMOS管NM1、第三PMOS管PM2及第四PMOS管PM3均为高压管，所述高压管的漏极额定耐压高于所述浮动高压电源VB的电压，且漏极额定耐压大于栅极额定耐压。
[0009]进一步地，第一PMOS管PM0、第二PMOS管PM1的漏极分别连接第三PMOS管PM2、第四PMOS管PM3的漏极；所述第一NMOS管NM0、第二NMOS管NM1、第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2及第四PMOS管PM3均为高压管，所述高压管的漏极额定耐压高于所述浮动高压电源VB的电压，且漏极额定耐压大于栅极额定耐压。
[0010]进一步地，还包括第一二极管D0、第二二极管D1，所述第一二极管D0、第二二极管D1的正极分别连接浮动地，所述第一二极管D0、第二二极管D1的负极分别连接第二PMOS管PM1、第一PMOS管PM0的栅极。
[0011]进一步地，还包括电阻R0，所述电阻R0一端连接第三PMOS管PM2和第四PMOS管PM3栅极，另一端连接浮动地。
[0012]进一步地，所述栅极驱动电路的输入端采用施密特触发器。
[0013]进一步地，所述反相器组包含第一反相器、第二反相器，PWM控制信号输入端连接第一反相器输入端，第一反相器输出端连接第二反相器输入端，第一反相器的输出端信号与第二反相器的输出端信号构成所述互补信号。
[0014]一种高压浮置栅驱动芯片，集成上述的高压浮置栅驱动电路。
[0015]本技术提供一种高压浮置栅驱动电路及其驱动芯片，相比较现有技术，存在以下有益效果：
[0016]1、电路结构简单。在传统的高压浮置栅驱动电路中，高压侧驱动需要窄脉冲产生电路、脉冲滤波及RS触发器、高压侧的上电默认态设置电路等多个需要精确设计的模拟电路。而本专利提出的高压浮置栅驱动电路，采用数字化的静态驱动，对各器件的容差范围较大，省去了窄脉冲产生电路、脉冲滤波及RS触发器、高压侧的上电默认态设置电路等多个模拟电路，整体电路结构更加简单；
[0017]2、电平移位电路中，A、B两点为数字信号，抗干扰能力强，鲁棒性更高；
[0018]3、传统方案中，虽然有脉冲滤波电路，但NM0和NM1大部分时间处于关闭态，R0和R1用于维持无脉冲状态，其高阻值降低了抗干扰能力，一个与设计脉冲宽度较相像的干扰信号有可能使得RS触发器翻转，从而意外的开启或关闭了最终的功率管，并且直到下一个PWM
脉冲到来才能恢复；而本专利采用静态驱动，通过MOS器件实现较强的交叉驱动，抗干扰能力强，且即使有干扰脉冲，也会在脉冲结束后立即本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压浮置栅驱动电路，其特征在于，包括依次连接的PWM控制信号输入端、反相器组、电平移位电路及栅极驱动电路，所述反相器组用于将输入的PWM控制信号转化为一组互补信号，所述电平移位电路包括第一NMOS管NM0、第二NMOS管NM1、第一PMOS管PM0、第二PMOS管PM1、第三PMOS管PM2及第四PMOS管PM3；第一PMOS管PM0、第二PMOS管PM1的源极均连接浮动高压电源VB，所述浮动高压电源VB至少为10V，栅极分别连接第四PMOS管PM3、第三PMOS管PM2的源极，漏极分别连接第三PMOS管PM2、第四PMOS管PM3的源极或漏极；第三PMOS管PM2、第四PMOS管PM3的栅极均连接浮动地VS，漏极分别连接第一NMOS管NM0、第二NMOS管NM1的漏极，第三PMOS管PM2或第四PMOS管PM3的源极连接栅极驱动电路输入端，栅极驱动电路输出驱动信号；第一NMOS管NM0、第二NMOS管NM1的源极均连接公共地GND，栅极分别输入所述互补信号；所述栅极驱动电路的输出极性与输入极性相反。2.根据权利要求1所述的高压浮置栅驱动电路，其特征在于，所述第三PMOS管PM2、第四PMOS管PM3的N阱与源极连接。3.根据权利要求1或2所述的高压浮置栅驱动电路，其特征在于，第一PMOS管PM0、第二PMOS管PM1的漏极分别连接第三PMOS管PM2、第四PMOS管PM3的源极；所述第一NMOS管NM0、第二NMOS管NM1、第三PMOS管PM2及第四PMOS管PM3均为高压管，所述高压管的漏极额定耐压高于所述浮...

【专利技术属性】
技术研发人员：王春华，
申请(专利权)人：南京沁恒微电子股份有限公司，
类型：新型
国别省市：