一种延迟可调节的数字脉宽调制器制造技术

本发明专利技术提出了一种延迟可调节的数字脉宽调制器，包括计数器

【技术实现步骤摘要】
一种延迟可调节的数字脉宽调制器


[0001]本专利技术涉及数字脉宽调制器，尤其涉及一种延迟可调节的数字脉宽调制器。

技术介绍

[0002]随着半导体技术与工艺、第五代移动通信技术的迅速发展，便携式的电子设备正在成为人们工作和日常生活不可缺少的部分。便携式设备的电源为整个设备系统提供能量，电源的质量也就决定着便携性电子设备的各种性能指标。与传统模拟开关电源相比，数字开关电源具有高性能、高可靠性并且具有设计的灵活性等优点。数字开关电源对信号的采样精度要求很高，需要同时满足其内部的模拟数字转换器(Analog
‑
to
‑
Digital Converter,ADC)模块以及数字脉冲宽度调制器模块的分辨率要求，否则会导致环路振荡现象,使得系统无法正常工作。因此，高精度高稳定性的DPWM模块成为研究热点。
[0003]DPWM架构主要可以分为传统DPWM架构和混合型DPWM架构。而传统DPWM架构又可以分为三类，分别是计数器
‑
比较器型DPWM、延迟线型DPWM、相移型DPWM。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种延迟可调节的数字脉宽调制器，包括计数器
‑
比较器模块、延迟线模块、延迟调节模块和RS触发器，其特征在于：所述延迟线模块由非均匀延迟线以及多路选择器组成，延迟调节模块用于确定并输出延迟线调节信号duty_reg[b
‑
1:0]，延迟线调节信号duty_reg[b
‑
1:0]为多路选择器的控制信号，控制多路选择器选择非均匀延迟线上的延迟时间不同的延迟信号作为其输出信号reset1，将(a+b)
‑
bit的输入占空比信号记为duty[a+b
‑
1:0]，其中a是duty[a+b
‑
1:0]的高位位数，b是duty[a+b
‑
1:0]的低位位数；当计数值为0时，计数器
‑
比较器模块输出置位信号set并输入到RS触发器的置位端，当计数值等于duty[a+b
‑
1:b]时，计数器
‑
比较器模块输出一级复位信号reset并输入到延迟线模块，延迟线模块根据延迟调节模块输出的延迟线调节信号duty_reg[b
‑
1:0]选择相应的延迟路径并输出二级复位信号reset1，reset1输入到RS触发器的复位端，RS触发器根据有效的置位信号set和二级复位信号reset1得到输出脉宽信号。2.根据权利要求1所述的一种延迟可调节的数字脉宽调制器，其特征在于：所述非均匀延迟线包括m个延迟时间不可调的延迟单元DEL和n个延迟时间可调节的可调节延迟单元del，每个可调节延迟单元del的延迟时间范围为：t1≤t
aju
≤t2(t1＜t2)其中，t
aju
是每个可调节延迟单元的延迟时间，t1是可调节延迟单元的延迟最小值，t2是可调节延迟单元的延迟最大值。3.根据权利要求2所述的一种延迟可调节的数字脉宽调制器，其特征在于：所述非均匀延迟线的总延迟时间等于系统输入时钟周期T
clk
，具体为：T
clk
＝m<...

【专利技术属性】
技术研发人员：王冲，李春琦，孙大鹰，姚宇，邹浩，
申请(专利权)人：南京理工大学，
类型：发明
国别省市：