功率器件的封装结构及封装方法技术

本发明专利技术公开了一种功率器件的封装结构及封装方法，包括功率器件的芯片、底座、至少一个高阻外接引脚、至少一个低阻外接引脚和多根键合丝；所述底座用于支撑所述芯片，所述芯片具有至少一个大功率焊盘和至少一个小功率焊盘，每个所述大功率焊盘通过一根所述键合丝与一个所述低阻外接引脚电连接，每个所述小功率焊盘通过一根所述键合丝与一个所述高阻外接引脚连接。该封装结构可以有效降低封装引入的导通电阻的阻值，防止因封装引入的导通电阻的阻值过大，造成的功率器件芯片发热损坏等问题。造成的功率器件芯片发热损坏等问题。造成的功率器件芯片发热损坏等问题。

【技术实现步骤摘要】
功率器件的封装结构及封装方法


[0001]本专利技术涉及半导体封装
，尤其涉及一种功率器件的封装结构及封装方法。

技术介绍

[0002]电子设备实现预设功能的主要部件是芯片，随着集成电路技术的不断进步，芯片的集成度越来越高，芯片的功能越来越强大，而芯片的尺寸越来越小，故芯片需要通过封装形成封装结构，以便于芯片与外部电路板电连接。
[0003]集成控制电路的功率器件结构较为复杂，引出端比单独的功率器件更多，对应的功能更多。该类功率器件的芯片常包含各种大功率焊盘以及小功率焊盘。对于芯片的大功率焊盘，通过的电压电流较大，要求封装引入的导通电阻越小越好。而相关技术中，通过采用单一的封装形式来进行芯片的封装，这样容易造成封装后的导通电阻超标，从而导致芯片发热，甚至损坏。

技术实现思路

[0004]鉴于上述问题，提出了本专利技术以便提供一种克服上述问题或者至少部分地解决上述问题的一种功率器件的封装结构及封装方法。
[0005]一方面，本专利技术提供了一种功率器件的封装结构，所述封装结构包括功率器件的芯片、底座、至少一个高阻外接引脚、至少一个低阻外接引脚和多根键合丝；
[0006]所述底座用于支撑所述芯片，所述芯片具有至少一个大功率焊盘和至少一个小功率焊盘，所述至少一个大功率焊盘通过所述键合丝与所述至少一个低阻外接引脚电连接，所述至少一个小功率焊盘通过所述键合丝与所述至少一个高阻外接引脚连接。
[0007]可选的，所述高阻外接引脚的材料为可伐合金材料。
[0008]可选的，所述低阻外接引脚的材料为纯铜或锆铜材料。
[0009]可选的，所述高阻外接引脚和所述低阻外接引脚为片状或柱状。
[0010]可选的，所述底座包括底板和位于所述底板上的基座，所述芯片位于所述基座的远离所述底板的一面上。
[0011]可选的，所述芯片通过连接材料粘附在所述基座上，所述连接材料为焊料片或粘片胶。
[0012]可选的，所述封装结构还包括封装罩，所述封装罩覆盖所述底座、所述芯片、所述至少一个高阻外接引脚、所述至少一个低阻外接引脚和所述多根键合丝，且所述至少一个高阻外接引脚和所述至少一个低阻外接引脚部分裸露在所述封装罩外。
[0013]可选的，所述封装罩内还设有用于支撑所述至少一个低阻外接引脚的垫片。
[0014]可选的，所述封装罩与所述底座之间密封连接。
[0015]另一方面，本专利技术提供了一种功率器件的封装方法，所述封装方法包括：
[0016]提供一功率器件的芯片，所述芯片具有至少一个大功率焊盘和至少一个小功率焊
盘；
[0017]采用键合丝将所述大功率焊盘与低阻外接引脚电连接；
[0018]采用键合丝将所述小功率焊盘与高阻外接引脚电连接。
[0019]本专利技术实施例中提供的技术方案，至少具有如下技术效果或优点：
[0020]本专利技术实施例提供的一种功率器件的封装结构及封装方法，可以通过键合丝将芯片上的大功率焊盘与低阻外接引脚电连接，通过键合丝将芯片上的小功率焊盘与高阻外接引脚电连接。这样，可以有效降低封装引入的导通电阻的阻值，防止因封装引入的导通电阻的阻值过大，造成的功率器件芯片发热损坏等问题。
[0021]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0022]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0023]图1是本专利技术实施例提供的一种功率器件的封装结构的剖面图；
[0024]图2是本专利技术实施例提供的一种功率器件的封装结构的俯视图；
[0025]图3是本专利技术实施例提供的一种功率器件的封装方法流程图。
具体实施方式
[0026]下面将参照附图更详细地描述本公开的示例性实施例。
[0027]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0028]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。
[0029]为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
[0030]图1是本专利技术实施例提供的一种功率器件的封装结构的剖面图，如图1所示，封装结构100包括功率器件的芯片10、底座20、至少一个高阻外接引脚30、至少一个低阻外接引脚40和多根键合丝50。底座10用于支撑芯片20。
[0031]图2是本专利技术实施例提供的一种功率器件的封装结构的俯视图，如图2所示，芯片
20具有至少一个大功率焊盘21和至少一个小功率焊盘22。至少一个大功率焊盘21通过键合丝50与至少一个低阻外接引脚40电连接，至少一个小功率焊盘22通过一根键合丝50与至少一个高阻外接引脚30连接。
[0032]在图2所示的实施例中，芯片20具有两个大功率焊盘21和两个小功率焊盘22，对应地，高阻外接引脚30和低阻外接引脚40的个数均为两个。但本专利技术并不以此为限，大功率焊盘21和小功率焊盘22还可以为大于两个的多个。
[0033]在本实施例中，芯片20的大功率焊盘21或小功率焊盘22为芯片20上的金属焊盘(PAD)。每个大功率焊盘21可以通过一根或多根键合丝分别与一个或多个低阻外接引脚40连接，同样地，每个小功率焊盘22可以通过一根或多根键合丝分别与一个或多个高阻外接引脚30连接。高阻外接引脚30和低阻外接引脚40可以为外部电子元件与芯片的电气连接提供输入输出连接端口，避免后期直接对芯片进行操作。利用键合丝将芯片的各个焊盘与高阻外接引脚30或连接低阻外接引脚40，即可使芯片与外部电子元件相连。
[0034]需要说明的是，本实施例中涉及的大功率焊盘通过的电流大小通常小于10mA，甚至在μA量级。小功率焊盘通过的电流大小通常大于10mA，甚至在A量级。...

【技术保护点】

【技术特征摘要】
1.一种功率器件的封装结构，其特征在于，所述封装结构包括功率器件的芯片、底座、至少一个高阻外接引脚、至少一个低阻外接引脚和多根键合丝；所述底座用于支撑所述芯片，所述芯片具有至少一个大功率焊盘和至少一个小功率焊盘，所述至少一个大功率焊盘通过所述键合丝与所述至少一个低阻外接引脚电连接，所述至少一个小功率焊盘通过所述键合丝与所述至少一个高阻外接引脚连接。2.根据权利要求1所述的封装结构，其特征在于，所述高阻外接引脚的材料为可伐合金材料。3.根据权利要求1所述的封装结构，其特征在于，所述低阻外接引脚的材料为纯铜或锆铜材料。4.根据权利要求1所述的封装结构，其特征在于，所述高阻外接引脚和所述低阻外接引脚为片状或柱状。5.根据权利要求1所述的封装结构，其特征在于，所述底座包括底板和位于所述底板上的基座，所述芯片位于所述基座的远离所述底板的一面上。6.根据权利要求5所述的封装结构，其特征在于...

【专利技术属性】
技术研发人员：王可，高见头，曾传滨，孙澎，周净男，蔡小五，赵发展，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：