一种沟槽功率器件及其制造方法技术

本发明专利技术涉及一种沟槽功率器件的制造方法，包括提供衬底及设置于衬底上的外延，第一硬掩膜层形成有第一窗口，在第一窗口注入P型杂质形成P型体区和P型耐压环；去除第一硬掩膜层，在氧化硅层上方沉积第二硬掩膜层，第二硬掩膜层形成有第二窗口，在第二窗口注入高能N型杂质，且高能N型杂质在P型体区下方形成有JFET掺杂区；在第二窗口注入N型杂质，使P型体区内形成N+源区；淀积氧化硅或氮化硅介质层并回刻于第二窗口形成侧墙结构；在第二硬掩膜层和侧墙结构的遮挡下，通过第二窗口刻蚀外延形成沟槽；通过光罩刻蚀层间介质层形成第三窗口，在第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活P+欧姆接触。管退火或快速热退火激活P+欧姆接触。管退火或快速热退火激活P+欧姆接触。

【技术实现步骤摘要】
一种沟槽功率器件及其制造方法


[0001]本专利技术涉及半导体集成电路制造的
，尤其涉及一种沟槽功率器件及其制造方法。

技术介绍

[0002]现有技术中，沟槽型器件是功率MOSFET器件中的一种常见结构，其应用范围广，工艺技术相对成熟。在差异化越来越小的情况下，如何在控制生产成本的同时，最大限度地提升器件的性能，提供具有特色化的产品成为行业所面对的问题。
[0003]常规的沟槽功率器件做法是在准备好的外延层上刻蚀出沟槽，接着形成栅氧化层和栅多晶硅，再通过离子注入形成P型体区（Body）以及在P型体区上形成N+源区，淀积层间介质层（ILD）并打开接线孔，淀积正面金属及反刻，背面减薄及背面金属化。在上述工艺过程中，N+源区必须使用通过光罩定义相应的注入图形，导致生产成本较高，这种工艺在通过重掺杂注入形成N+源区时，容易对沟槽开口附近的栅氧化层造成损伤从而导致栅源漏电变大。并且，在减薄厚度受限的当下，器件的导通电阻难以进一步降低。因此，有必要通过改进沟槽功率器件的制作工艺，降低器件的制造成本，并优化导通电阻，提升器件的性价比。

技术实现思路

[0004]本专利技术的第一个目的在于提供一种沟槽功率器件的制造方法，旨在解决沟槽功率器件的生成沟槽的制作工艺中需要多次使用光罩导致生产制造成本高的问题、改善栅源漏电的问题和优化沟槽功率器件的导通电阻。
[0005]为解决上述技术问题，提供一种沟槽功率器件的制造方法，包括：提供衬底及设置于所述衬底上的外延，在所述外延上方热氧化有氧化硅层，在所述氧化硅层上方沉积有第一硬掩膜层；所述第一硬掩膜层形成有第一窗口，在所述第一窗口注入P型杂质形成P型体区和P型耐压环；去除所述第一硬掩膜层，在所述氧化硅层上方沉积第二硬掩膜层，所述第二硬掩膜层形成有第二窗口，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区；在所述第二窗口注入N型杂质，使所述P型体区内形成N+源区；淀积氧化硅或氮化硅介质层并回刻于所述第二窗口形成侧墙结构；在所述第二硬掩膜层和所述侧墙结构的遮挡下，通过所述第二窗口刻蚀所述外延形成沟槽；在所述沟槽内形成栅氧化层，淀积栅多晶硅于所述沟槽，并回刻所述栅多晶硅；淀积层间介质层于所述栅多晶硅之上，并采用炉管退火进行平坦化；通过光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触。
[0006]进一步地，所述在所述第一窗口注入P型杂质形成P型体区和P型耐压环包括：利用所述第一硬掩膜层的所述第一窗口上将P型杂质注入至所述外延，其中，终端环区注入窗口内的P型杂质经高温退火推结形成P型耐压环，有源区注入窗口内的P型杂质经高温退火推结形成P型体区。
[0007]进一步地，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区包括：所述高能N型杂质穿过所述P型体区，在所述P型体区下方形成有所述JFET掺杂区。进一步地，在所述第二窗口内注入N型杂质，使所述P型体区内形成N+源区包括：在所述第一窗口往所述P型体区上层注入N型杂质，在所述P型体区上层区域形成所述N+源区。进一步地，所述在所述第二硬掩膜层和所述侧墙结构的遮挡下，通过所述第二窗口刻蚀所述外延形成沟槽之后，在所述沟槽内形成栅氧化层，淀积栅多晶硅于所述沟槽，并回刻所述栅多晶硅之前还包括步骤：所述沟槽完成后，通过湿法工艺去除所述侧墙和所述第二硬掩膜层。
[0008]进一步地，所述通过光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触包括：提供所述光罩定义栅极与源极接线孔，刻蚀去除所述源极接线孔内的介质膜，且在所述源极接线孔内刻蚀定量的体硅的深度为0.3um至0.5um之间。进一步地，通过所述光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触还包括步骤：在所述P+欧姆接触上淀积正面金属并反刻形成源区电极，在所述层间介质层淀积正面金属并反刻形成环区金属场板；减薄背面的衬底，并对所述衬底金属化，形成漏极。
[0009]本专利技术的第二个目的在于提供一种沟槽功率器件，旨在解决沟槽功率器件中沟槽制造的问题。
[0010]为解决上述技术问题，提供一种沟槽功率器件，包括：衬底、外延、层间介质层、源极金属和场板金属，所述外延与所述衬底相连，所述外延包括有源区、终端环区、N+源区、沟槽、栅多晶硅和P+源区，所述有源区形成于包含元胞的一侧，所述终端环区设置于有源区之外且与所述有源区设置于所述外延同侧，所述N+源区形成于所述有源区，所述沟槽贯穿所述有源区内的N+源区和P型体区（Body），所述栅多晶硅形成于所述沟槽，所述P+源区位于所述N+源区下方形成P+欧姆接触；所述层间介质层位于所述多晶硅之上；所述源极金属覆盖在所述层间介质层之上并嵌入所述N+源区，且抵接于所述P+源区；所述场板金属与所述源极金属间隔设置。
[0011]进一步地，通过第二硬掩膜层和侧墙结构的遮挡，在所述N+源区中间部分的窗口内形成所述沟槽。
[0012]进一步地，所述沟槽功率器件还包括漏极金属，所述漏极位于所述衬底上。
[0013]实施本专利技术实施例，将具有如下有益效果：1、本实施例中的沟槽功率器件的制造方法，提供衬底及设置于衬底上的外延，在外延上方热氧化有氧化硅层，在氧化硅层上方沉积有第一硬掩膜层；第一硬掩膜层形成有
第一窗口，在第一窗口注入P型杂质形成P型体区和P型耐压环；去除第一硬掩膜层，在氧化硅层上方沉积第二硬掩膜层，第二硬掩膜层形成有第二窗口，在第二窗口注入高能N型杂质，且高能N型杂质在P型体区下方形成有JFET掺杂区；在第二窗口注入N型杂质，使P型体区内形成N+源区；淀积氧化硅或氮化硅介质层并回刻于第一窗口形成侧墙结构；在第二硬掩膜层和侧墙结构的遮挡下，通过第二窗口刻蚀外延形成沟槽；在沟槽内形成栅氧化层，淀积栅多晶硅于沟槽，并回刻栅多晶硅；淀积层间介质层于栅多晶硅之上，并采用炉管退火进行平坦化；通过光罩刻蚀层间介质层形成第三窗口，在第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活P+欧姆接触。由于在第二硬掩膜层和侧墙结构的遮挡下，通过第二窗口刻蚀外延形成沟槽，从而可以减少使用用于刻蚀沟槽的光罩，进而减少对精密光刻机的依赖，克服现有技术中沟槽功率器件生产成本高的技术问题。
[0014]2、本实施例中的沟槽功率器件，由于侧墙结构可以定义出沟槽的开口位置，并保护左右两侧的N+源区，从而避免刻沟槽时N+源区被同步刻蚀。另外，从定义N+注入窗口开始至沟槽刻蚀结束，工艺上前后保持连贯性和紧凑性，从而能够获得保形性良好的侧墙结构，进而有利于刻蚀出良好的沟槽形貌。
[0015]3、本实施例中的沟槽功率器件，包括衬底、外延、层间介质层、源极金属和场板金属，外延包括有源区、终端环区、N+源区、沟槽、栅多晶硅和P+源区，由于在沟槽刻蚀前已本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽功率器件的制造方法，其特征在于，包括：提供衬底及设置于所述衬底上的外延，在所述外延上方热氧化有氧化硅层，在所述氧化硅层上方沉积有第一硬掩膜层；所述第一硬掩膜层形成有第一窗口，在所述第一窗口注入P型杂质形成P型体区和P型耐压环；去除所述第一硬掩膜层，在所述氧化硅层上方沉积第二硬掩膜层，所述第二硬掩膜层形成有第二窗口，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区；在所述第二窗口注入N型杂质，使所述P型体区内形成N+源区；淀积氧化硅层或氮化硅介质层并回刻于所述第二窗口形成侧墙结构；在所述第二硬掩膜层和所述侧墙结构的遮挡下，通过所述第二窗口刻蚀所述外延形成沟槽；在所述沟槽内形成栅氧化层，淀积栅多晶硅于所述沟槽，并回刻所述栅多晶硅；淀积层间介质层于所述栅多晶硅之上，并采用炉管退火进行平坦化；通过光罩刻蚀所述层间介质层形成第三窗口，在所述第三窗口注入P型杂质形成P+欧姆接触，采用炉管退火或快速热退火激活所述P+欧姆接触。2.根据权利要求1所述的沟槽功率器件的制造方法，其特征在于，所述在所述第一窗口注入P型杂质形成P型体区和P型耐压环包括：利用所述第一硬掩膜层的所述第一窗口上将P型杂质注入至所述外延，其中，终端环区注入窗口内的P型杂质经高温退火推结形成P型耐压环，有源区注入窗口内的P型杂质经高温退火推结形成P型体区。3.根据权利要求2所述的沟槽功率器件的制造方法，其特征在于，在所述第二窗口注入高能N型杂质，且所述高能N型杂质在P型体区下方形成有JFET掺杂区包括：所述高能N型杂质穿过所述P型体区，在所述P型体区下方形成有所述JFET掺杂区。4.根据权利要求3所述的沟槽功率器件的制造方法，其特征在于，在所述第二窗口内注入N型杂质，使所述P型体区内形成N+源区包括：在所述第一窗口往所述P型体区上层注入N型杂质，在所述P型体区上层区域形成所述N+源区。5.根据权利要求1
‑
4任一项所述的沟槽功率器件的制造方法，其特征在于，所述在所述第二硬掩膜层...

【专利技术属性】
技术研发人员：黄泽军，蔡远飞，江洪湖，华俊武，于蒙蒙，
申请(专利权)人：深圳市锐骏半导体股份有限公司，
类型：发明
国别省市：