提高容量、耐压和减小叠层数的陶瓷电容器及其制备方法技术

本发明专利技术公开了提高容量、耐压和减小叠层数的陶瓷电容器及其制备方法，属于电容器技术领域。该陶瓷电容器的制备方法，包括以下步骤：S01，在网版上印刷若干图形；S02，对通过网版得到的印有内电极图形的介质膜片进行叠层；S01中，所述图形的面积和/或间距不同。本发明专利技术通过对印有大小不同的内电极图形的介质膜片进行叠层，来达到减小占空比，增大有效面积，提高容量或减小叠层数的效果。量或减小叠层数的效果。量或减小叠层数的效果。

【技术实现步骤摘要】
提高容量、耐压和减小叠层数的陶瓷电容器及其制备方法


[0001]本专利技术属于电容器
，具体涉及多层陶瓷电容器MLCC（Multi
‑
layer Ceramic Capacitor）生产技术，特别是涉及陶瓷电容器及提高容量、耐压和减小叠层数的制备方法。

技术介绍

[0002]陶瓷电容器的制造流程：性能设计
→
丝网印刷成图
→
生产工艺制作。每一款陶瓷电容器产品在设计之初，均要进行产品的容量、耐压、绝缘以及介电损耗等特性进行精准的计算；其中，抛开陶瓷粉体特性，耐压值与容量往往不可同时达到预期，或者可认为高容量产品需要达到高压500v以上特性需要的成本及技术要求会变得相当庞大。
[0003]陶瓷电容器的原理是在内部集成N个并联在一起的电容器，通过并联提高产品的电容量C，此时若需要更高的额定电压则需要在内部集成串联电路。电容器并联时其容量表示为：C=C1+C2+C3+C4
……
此时产品的耐压值为容值最小的电容器耐压；电容器在串联时其容量表示为：C=C1*C2*C3/(C1+C2+C3)，此时耐压值为所有串联电容的总和。
[0004]现有生产工艺当中，中高压产品采取串联并联同时应用的内部集成电路，可实现部分中高压设计，但缺点是叠层层数增多，成本较高。
[0005]如图1和2所示，目前市场上在使用内电极图形大小相同的网版进行设计生产，这类网版容易出现因占空比较大而导致的容量较小或叠层数较多的缺点。

技术实现思路

[0006]本专利技术旨在同等设计环境下，提高产品的耐电压以及容值，同时降低叠层工艺的堆叠层数。
[0007]本专利技术的第一方面在于公开一种陶瓷电容器的制备方法，包括以下步骤：S01，在网版上印刷若干图形；S02，对通过网版得到的印有内电极图形的介质膜片进行叠层；S01中，所述印刷的图形的面积和/或间距不同。
[0008]在本专利技术的一些实施方式中，S01中，所述图形为长方形、近长方形、圆形、椭圆形、三角形、近三角形、星形、近星形、梯形、近梯形、五边以上的正多边形和五边以上的近正多边形中的至少一种；所述近长方形为具有倒角或倒圆角的长方形，所述近三角形为具有倒角或倒圆角的三角形，所述近星形为具有倒角或倒圆角的星形，所述近梯形为具有倒角或倒圆角的梯形，所述近正多边形为具有倒角或倒圆角的正多边形。
[0009]在本专利技术的一些实施方式中，S01中，所述图形按照行、列分布，同一行或列的所述图形的间距相等，相邻的行或列之间的间距相等；相邻的两行或两列的至少一个所述图形的面积不同，和/或相邻的两行或两列的同一行或同一列内的至少两个所述图形的间距不同。
[0010]在本专利技术的一些实施方式中，S01中，所述图形按照行、列分布，同一行或列的所述图形的间距相等，相邻的行或列之间的间距相等；相邻的行或列的所有所述图形的面积均不同，或相邻的两行或两列的同一行或同一列内的所述图形的间距均不同。
[0011]在本专利技术的一些实施方式中，S01中，所述图形分布按照行、列分布，同一行或列的所述图形的间距相等，相邻的行或列之间的间距相等；同一行或同一列的所述图形的形状和面积均相同，相邻的行或列的所有所述图形的形状相同但面积不同。
[0012]在本专利技术的一些实施方式中，S02中，所述叠层按照沿着面积不同的两个所述图形的方向位移。
[0013]在本专利技术的一些实施方式中，S01中，所述图形为长方形或近长方形；所述近长方形为具有倒角或倒圆角的长方形；S02中，所述叠层按照垂直于所述图形的长边的方向位移。
[0014]在本专利技术的一些实施方式中，占空比=1
‑
叠层后的正对重叠面积/叠层后的总表面积，所述陶瓷电容器的所述占空比≤0.6。
[0015]在本专利技术的一些实施方式中，占空比=1
‑
叠层后的正对重叠面积/叠层后的总表面积，所述陶瓷电容器的所述占空比为0.1。
[0016]本专利技术的第二方面在于公开第一方面所述的制备方法得到的陶瓷电容器。
[0017]有益效果：
[0018]市面上现有陶瓷电容器存在由于占空比较大而导致的有效面积较小（有效面积即为印有内电极图形的介质膜片叠层后，内电极的正对面积，也就是重叠部分面积），容量较小或叠层数较大的缺点。与现有技术相比，本专利技术通过对印有大小不同的内电极图形的介质膜片进行叠层，来达到减小占空比，增大有效面积（有效面积即为对通过网版得到的印有内电极图形的介质膜片进行叠层后，内电极的正对面积，也就是重叠部分面积），提高容量（在两极板间距离不变，叠层相同层数的前提下，本专利技术的有效面积增大，产品的容量也会随之增大）或减小叠层数（在两极板间距离不变，最终产品容量相同的前提下，本专利技术有效面积增大，产品的叠层数会随之减小）的效果。
附图说明
[0019]图1为传统的网版设计；图2为传统的叠层工艺；图3为本专利技术一种实施方式的网版设计；图4为本专利技术一种实施方式的叠层工艺。
具体实施方式
[0020]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0021]实施例1一种陶瓷电容器的制备方法，包括以下步骤：
S01，在网版上印刷若干图形；S02，对通过网版得到的印有内电极图形的介质膜片进行叠层；S01中，所述印刷的图形的面积不同。
[0022]如图3和图4所示，S01中，所述印刷的图形为具备倒圆角的近长方形。这与图1、2的现有的形状相同；所述印刷的图形分布按照行（即图中的X轴方向）、列（即图中的Y轴方向）分布；S01中，所述图形分布按照行、列分布，同一行的所述图形的间距相等，相邻的行之间的间距相等；同一行的所述图形的形状和面积均相同；相邻的行的所有所述图形的形状相同但面积不同，所述图形之间的间距不同，如图3和图4所示。图3中，奇数列（第1、3、5
……
列）印刷的图形宽1.39 mm，长3.23 mm，间距为0.6 mm。偶数列（第2、4、6
……
列）印刷的图形宽1.39 mm，长3.73 mm，间距为0.1 mm。
[0023]图1中，所述印刷的图形宽1.39 mm，长3.23 mm，每一列印刷的图形的间距为0.6 mm。占空比=1
‑
叠层后的正对重叠面积/叠层后的总表面积。图2中，叠层后的占空比为0.6，交错面积为1.32mm2。
[0024]S02中，所述叠层按照垂直于所述印刷的具备倒圆角的近长方形的长边的方向（即图中的Y轴方向）位移（不同于图1、2的现有的X轴方向位移）。
[0025]图4中，叠层后的占空比为0.1，交错面积为1.57mm2。（占空比越小，有效面积会越大；同样，有效面积越大，占空比也会越本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.提高容量、耐压和减小叠层数的陶瓷电容器的制备方法，其特征在于，包括以下步骤：S01，在网版上印刷若干图形；S02，对通过网版得到的印有内电极图形的介质膜片进行叠层；S01中，所述的图形的面积和/或间距不同。2.根据权利要求1所述的陶瓷电容器的制备方法，其特征在于，S01中，所述图形为长方形、近长方形、圆形、椭圆形、三角形、近三角形、星形、近星形、梯形、近梯形、五边以上的正多边形和五边以上的近正多边形中的至少一种；所述近长方形为具有倒角或倒圆角的长方形，所述近三角形为具有倒角或倒圆角的三角形，所述近星形为具有倒角或倒圆角的星形，所述近梯形为具有倒角或倒圆角的梯形，所述近正多边形为具有倒角或倒圆角的正多边形。3.根据权利要求1或2所述的陶瓷电容器的制备方法，其特征在于，S01中，所述图形按照行、列分布，同一行或列的所述图形的间距相等，相邻的行或列之间的间距相等；相邻的两行或两列的至少一个所述图形的面积不同，和/或相邻的两行或两列的同一行或同一列内的至少两个所述图形的间距不同。4.根据权利要求1或2所述的陶瓷电容器的制备方法，其特征在于，S01中，所述图形按照行、列分布，同一行或列的所述图形的间距相等，相邻的行或列之间的间距相等；相邻的行或列的所有所述图形的面积均不同，或相邻的两行...

【专利技术属性】
技术研发人员：黄晓阳，付凯，谢雪英，
申请(专利权)人：无锡市海容电子有限公司，
类型：发明
国别省市：