一种基于FPGA的视频接口数据自校正平台与方法技术

本发明专利技术涉及图像处理技术领域，提供了一种基于FPGA的视频接口数据自校正平台与方法，通过在FPGA中设置CPU、图像数据源模块、DDR4和校正模块，CPU进行指令的配置下发，图像数据源模块根据下发指令进行校正数据和样本数据的发送，其中校正数据沿CPU、图像数据源模块和校正模块的校正传输路发送至校正模块，样本数据沿CPU、图像数据源模块、DDR4和校正模块的样本传输路发送至校正模块，校正模块将校正数据和样本数据进行对比，得到校正结果，并将校正结果反馈至CPU。反馈至CPU。反馈至CPU。

【技术实现步骤摘要】
一种基于FPGA的视频接口数据自校正平台与方法


[0001]本专利技术涉及图像处理
，特别是涉及一种基于FPGA的视频接口数据自校正平台与方法。

技术介绍

[0002]现有技术中，通过FPGA（Field Programmable Gate Array，可编程门阵列）原型验证会尽可能地还原芯片真实的应用场景，提升芯片开发效率，降低开发成本。为了验证设计的视频输出接口TX（Transmitter，发送器）模块，常用对应的显示器屏幕（内含RX（Receiver，接收器）模块）来输出图像，再通过肉眼判断图像的正确性。该方法存在一定的局限性，如果图像在高分辨率且只有小部分的像素点出错的情况下，肉眼根本无法判断图像输出的完整正确性，且无法得知错误点的位置；并且用肉眼进行判断，难以精确判断每一帧图像中有几个像素点有误，以及难以获取错误像素点的位置信息，并且还需要人为进行统计分析，校正效率低下；采用肉眼判断还必须按照协议使用对应的显示器屏幕，为了应对不同协议的接口，还需要采购多种协议的显示屏，测试成本随之提高。
[0003]鉴于此，克服该现有技术所存在的缺陷是本
亟待解决的问题。

技术实现思路

[0004]本专利技术要解决的技术问题是提供一种无需使用显示屏，同时能够精确校对视频输出接口的测试平台与方法。
[0005]本专利技术进一步要解决的技术问题是提供一种基于FPGA的视频接口数据自校正平台与方法。
[0006]第一方面，一种基于FPGA的视频接口数据自校正平台，包括：FPGA，其中：所述FPGA包括：CPU、图像数据源模块、DDR存储器和校正模块；所述图像数据源模块和校正模块相连作为校正传输路，所述图像数据源模块、DDR存储器和校正模块依次相连作为样本传输路；所述CPU用于对所述图像数据源模块下发指令，所述图像数据源模块用于根据所述指令发送校正数据和样本数据，所述校正数据通过所述校正传输路传输至所述校正模块，所述样本数据通过所述样本传输路传输至所述校正模块；所述校正模块用于将所述校正数据同所述样本数据进行对比，得到校正结果，并将所述校正结果发送至所述CPU。
[0007]优选的，所述FPGA包括第一FPGA和第二FPGA；所述CPU、图像数据源模块和DDR存储器位于所述第一FPGA中，所述校正模块位于所述第二FPGA中。
[0008]优选的，所述第一FPGA中还包括：第一数模转换单元、第一跨芯片处理单元；所述第二FPGA中还包括：第二数模转换单元、第二跨芯片处理单元；所述第一数模转换单元和所述第二数模转换单元位于所述校正传输路上，并处于
图像数据源模块和校正模块之间；所述第一数模转换单元用于将来自图像数据源模块的校正样本进行编码，并由数字信号转换为模拟信号，发送至所述第二数模转换单元；所述第二数模转换单元用于将来自第一数模转换单元的校正数据由模拟信号转换为数字信号，并在解码后发送至所述校正模块；所述第一跨芯片处理单元和所述第二跨芯片处理单元位于所述样本传输路上，并处于DDR存储器和校正模块之间；所述第一跨芯片处理单元用于接收来自DDR存储器的样本数据，将所述样本数据由数字信号转换为模拟信号并发送至所述第二跨芯片处理单元；所述第二跨芯片处理单元用于将来自第一跨芯片处理单元的样本数据由模拟信号转换为数字信号，并在缓存后发送至所述校正模块。
[0009]优选的，所述校正模块用于将所述校正数据同所述样本数据进行对比，得到校正结果，并将所述校正结果发送至所述CPU，具体包括：所述校正模块、第二跨芯片处理单元、第一跨芯片处理单元和CPU依次相连作为校正结果传输路；所述第二跨芯片处理单元用于接收来自校正模块的校正结果，并将所述校正结果发送至所述第一跨芯片处理单元，所述第一跨芯片处理单元还用于将所述校正结果发送至所述CPU，从而将所述校正结果通过所述校正结果传输路反馈至CPU。
[0010]优选的，所述校正传输路还包括缓存单元，所述缓存单元位于所述第二跨芯片处理单元和所述校正模块之间；所述缓存单元用于接收来自第二跨芯片处理单元的样本数据，并将所述样本数据进行缓存，当所述样本数据于所述缓存单元中的存储量达到预设阈值时，将所述样本数据传输至所述校正模块中。
[0011]优选的，所述CPU和所述图像数据源模块之间还设置有系统寄存器；所述系统寄存器用于接收来自所述CPU的指令，根据所述指令将所述校正数据的校正类型进行定义，并将所述校正数据的校正类型发送至所述图像数据源模块，所述图像数据源模块根据所述校正类型发送相应的校正数据至所述校正模块；所述校正类型包括：Video使能有效信号、帧数、帧格式、帧数量和帧分辨率格式中的一个或者多个。
[0012]第二方面，一种基于FPGA的视频接口数据自校正方法，用于在所述的基于FPGA的视频接口数据自校正平台上执行，包括：所述CPU对所述图像数据源模块下发指令；所述图像数据源模块根据所述指令发送校正数据和样本数据，所述校正数据通过所述校正传输路传输至所述校正模块，所述样本数据通过所述样本传输路传输至所述校正模块；当所述校正数据和所述样本数据均传输至所述校正模块时，所述校正模块进入校正状态，所述校正模块将所述校正数据同所述样本数据进行对比，得到校正结果，并将所述校正结果发送至所述CPU。
[0013]优选的，所述CPU对所述图像数据源模块下发指令，具体包括：用户下发指令并固化至所述CPU中的ROM空间，CPU于所述ROM空间中对所述指令读取，并将所述指令发送至所述系统寄存器从而对校正数据的校正类型进行定义，所述系统
寄存器将所述校正数据的校正类型发送至所述图像数据源模块，所述图像数据源模块根据所述校正类型发送相应的校正数据至所述校正模块。
[0014]优选的，所述校正类型包括：Video使能有效信号、帧数、帧格式、帧数量和帧分辨率格式中的一个或者多个。
[0015]优选的，所述当所述校正数据和所述样本数据均传输至所述校正模块时，所述校正模块进入校正状态，具体包括：所述校正模块的状态包括：空闲状态、开启状态、等待状态和校正状态；当用户手动激活所述校正模块时，所述校正模块由空闲状态变为开启状态；当缓存单元中的样本数据的存储量达到预设阈值时，所述校正模块由开启状态变为等待状态；当第一帧的校正数据传输至所述校正模块时，所述校正模块由等待状态变为校正状态；当最后一帧的校正数据传输至所述校正模块时，所述校正模块由校正状态变为空闲状态。
[0016]本专利技术提供一种基于FPGA的视频接口数据自校正平台与方法，通过在FPGA中设置CPU、图像数据源模块、DDR存储器和校正模块，CPU进行指令的配置下发，图像数据源模块根据下发指令进行校正数据和样本数据的发送，其中校正数据沿CPU、图像数据源模块和校正模块的校正传输路发送至校正模块，样本数据沿CPU、图像数据源模块、DDR存储器和校正模块的样本传输路发送至校正模块，校正模块将校正数据和样本数据进行对比，得到校正结果，并将校正结果反馈至CPU；从而无需显示屏以及肉眼进行校对，降低了校对成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的视频接口数据自校正平台，其特征在于，包括：FPGA，其中：所述FPGA包括：CPU、图像数据源模块、DDR存储器和校正模块；所述图像数据源模块和校正模块相连作为校正传输路，所述图像数据源模块、DDR存储器和校正模块依次相连作为样本传输路；所述CPU用于对所述图像数据源模块下发指令，所述图像数据源模块用于根据所述指令发送校正数据和样本数据，所述校正数据通过所述校正传输路传输至所述校正模块，所述样本数据通过所述样本传输路传输至所述校正模块；所述校正模块用于将所述校正数据同所述样本数据进行对比，得到校正结果，并将所述校正结果发送至所述CPU。2.根据权利要求1所述的基于FPGA的视频接口数据自校正平台，其特征在于，所述FPGA包括第一FPGA和第二FPGA；所述CPU、图像数据源模块和DDR存储器位于所述第一FPGA中，所述校正模块位于所述第二FPGA中。3.根据权利要求2所述的基于FPGA的视频接口数据自校正平台，其特征在于，所述第一FPGA中还包括：第一数模转换单元、第一跨芯片处理单元；所述第二FPGA中还包括：第二数模转换单元、第二跨芯片处理单元；所述第一数模转换单元和所述第二数模转换单元位于所述校正传输路上，并处于图像数据源模块和校正模块之间；所述第一数模转换单元用于将来自图像数据源模块的校正样本进行编码，并由数字信号转换为模拟信号，发送至所述第二数模转换单元；所述第二数模转换单元用于将来自第一数模转换单元的校正数据由模拟信号转换为数字信号，并在解码后发送至所述校正模块；所述第一跨芯片处理单元和所述第二跨芯片处理单元位于所述样本传输路上，并处于DDR存储器和校正模块之间；所述第一跨芯片处理单元用于接收来自DDR存储器的样本数据，将所述样本数据由数字信号转换为模拟信号并发送至所述第二跨芯片处理单元；所述第二跨芯片处理单元用于将来自第一跨芯片处理单元的样本数据由模拟信号转换为数字信号，并在缓存后发送至所述校正模块。4.根据权利要求3所述的基于FPGA的视频接口数据自校正平台，其特征在于，所述校正模块用于将所述校正数据同所述样本数据进行对比，得到校正结果，并将所述校正结果发送至所述CPU包括：所述校正模块、第二跨芯片处理单元、第一跨芯片处理单元和CPU依次相连作为校正结果传输路；所述第二跨芯片处理单元用于接收来自校正模块的校正结果，并将所述校正结果发送至所述第一跨芯片处理单元，所述第一跨芯片处理单元还用于将所述校正结果发送至所述CPU。5.根据权利要求4所述的基于FPGA的视频接口数据自校正平台，其特征在于，所述校正传输路还包括缓存单元，所述缓存单元位于所述第二跨芯片处理单元和所述校正模块之间；所述缓存单元用于...

【专利技术属性】
技术研发人员：钟仕林，谌彤，王晓霞，梁康，
申请(专利权)人：芯动微电子科技珠海有限公司，
类型：发明
国别省市：