【技术实现步骤摘要】
本专利技术属于数据处理，更具体地，涉及一种axi协议下的存储模块转换接口及其转换方法。
技术介绍
1、axi（advanced extensible interface）是一种总线协议，该协议是arm公司提出的amba（advanced microcontroller bus architecture）协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线，目前在soc模块互联中被广泛应用。axi总共有五个通道，分别为写地址通道（write address channel，aw channel）、写数据通道（write datachannel，w channel）、写响应通道 （write response channel，b channel）、读地址通道（read address channel，ar channel）和读响应通道（read response channel，rchannel）。
2、axi总线的id在axi总线传输当中起到了标记传输序号的作用，读地址通道与读响应通道之间、以及写地址通道与写响应通道之间均依靠id进行标识和匹配。axi传输的发起者（即主机，master）会有一个master侧的id，axi传输的接收者（即从机，slave）会有一个slave侧的id，具体传输的id由master侧决定。master以及slave一般都是一些具体的ip，常见的axi的slave连接的都是一些存储类的组件，用于进行数据的存储或者缓存。
3、axi协议是一个相对复杂的传输协议，现有技术方
技术实现思路
1、针对现有技术的以上缺陷或改进需求，本专利技术提供了一种axi协议下的存储模块转换接口及其转换方法，能够非常简单地实现从axi协议访问到存储模块接口访问的转换过程，并且支持挂载单端口存储器（single port memory）这种最简单的存储器类型，实现数据存储的功能，此外，这种接口还能作为仿真模型使用，对比axi vip，可以极大地减少axi联通性验证的运行时间。
2、为实现上述目的，按照本专利技术的一个方面，提供了一种axi协议下的存储模块转换接口，包括控制模块和缓存模块；控制模块用于：在存储模块转换接口在空闲状态下，在检测到主机发出的有效的读请求时，记录读传输属性；根据读传输属性，获取从存储模块读出的数据地址，将存储模块的对应地址的数据读出，将读出的数据放入缓存模块进行缓存，以及将缓存模块中缓存的数据按序输出至axi总线。
3、在一些实施方式中，上述存储模块转换接口还包括第二计数模块；第二计数模块用于对从存储模块中读出的数据的数量进行计数；控制模块还用于：在第二计数模块的计数值没有达到需要取出的数据的数量、且缓存模块没有满载时，从存储模块中读出数据，并将读出的数据放入缓存模块。
4、在一些实施方式中，控制模块还用于：在第二计数模块的计数值达到需要取出的数据数量、且缓存模块中的数据数量为1时，拉高读事务结束标志信号rlast，在主机发出的读响应通道预备信号rready为高时，将缓存模块中的最后一个数据输出至axi总线，控制存储模块转换接口进入读完成状态。
5、在一些实施方式中，读传输属性包括读传输初始地址、读传输数据量大小和读传输类型；其中，读传输类型为递增模式、回环模式或者固定模式；在读传输类型为递增模式时，从存储模块读出的数据地址在读传输初始地址的基础上递增；在读传输类型为回环模式时，从存储模块读出的数据地址在读传输初始地址的基础上递增，在到达回环边界后，减去回环大小，再继续递增；在读传输类型为固定模式时，从存储模块读出的数据地址始终为读传输初始地址。
6、在一些实施方式中，读传输属性包括读地址通道标志信号arid，在读完成状态下，控制模块使得读响应通道标志信号rid等于读地址通道标志信号arid，并保持读响应通道标志信号rid的状态；控制模块还用于控制存储模块转换接口从读完成状态回到空闲状态，在空闲状态下，将读响应通道标志信号rid置0。
7、在一些实施方式中，控制模块还用于：在存储模块转换接口在空闲状态下，在检测到主机发出有效的写请求时，记录写传输属性；为每个写数据分配一个位使能信号；根据写传输属性，获取写数据在存储模块中的对应地址；以及控制写数据对应的位使能信号，将写数据分别写入至存储模块的对应地址；其中，位使能信号和写入存储模块的地址与写数据一一对应。
8、在一些实施方式中，写传输属性包括写传输初始地址、写传输数据量大小和写传输类型；其中，写传输类型为递增模式、回环模式或者固定模式；在写传输类型为递增模式时，写数据在存储模块中的对应地址在写传输初始地址的基础上递增；在写传输类型为回环模式时，写数据在存储模块中的对应地址在写传输初始地址的基础上递增，在到达回环边界后，减去回环大小，再继续递增；在写传输类型为固定模式时，写数据在存储模块中的对应地址始终为写传输初始地址。
9、在一些实施方式中，上述存储模块转换接口还包括第一计数模块；在写传输类型为递增模式或回环模式时，第一计数模块用于生成与写数据对应的计数值，控制模块用于利用第一计数模块生成的计数值，在写传输初始地址的基础上得到写数据在存储模块中的对应地址。
10、在一些实施方式中，在写数据全部写入至存储模块的对应地址后，存储模块转换接口进入写完成状态；写传输属性包括写地址通道标志信号awid，在写完成状态下，控制模块使得写响应通道标志信号bid等于写地址通道标志信号awid，并保持写响应通道标志信号bid的状态；控制模块还用于控制存储模块转换接口从写完成状态回到空闲状态，在空闲状态下，将写响应通道标志信号bid置0。
11、根据本专利技术的另一方面，提供了一种axi协议下的存储模块转换接口，包括控制模块；控制模块用于：在存储模块转换接口在空闲状态下，在检测到主机发出有效的写请求时，记录写传输属性；为每个写数据分配一个位使能信号；根据写传输属性，获取写数据在存储模块中的对应地址；以及控制写数据对应的位使能信号，将写数据分别写入至存储模块的对应地址；其中，位使能信号和写入存储模块的地址与写数据一一对应。
12、根据本专利技术的另一方面，提供了一种片上系统，包括主机、axi总线、存储模块以及上述存储模块转换接口。
13、根据本专利技术的另一方面，提供了一种从axi协议访问到存储模块接口访问的转换方法，包括：
14、在检测到主本文档来自技高网...
【技术保护点】
1.一种AXI协议下的存储模块转换接口，其特征在于，包括控制模块和缓存模块；
2.如权利要求1所述的AXI协议下的存储模块转换接口，其特征在于，还包括第二计数模块；
3.如权利要求2所述的AXI协议下的存储模块转换接口，其特征在于，所述控制模块还用于：在所述第二计数模块的计数值达到需要取出的数据数量、且所述缓存模块中的数据数量为1时，拉高读事务结束标志信号RLAST，在主机发出的读响应通道预备信号RREADY为高时，将所述缓存模块中的最后一个数据输出至AXI总线，控制所述存储模块转换接口进入读完成状态。
4.如权利要求1所述的AXI协议下的存储模块转换接口，其特征在于，读传输属性包括读传输初始地址、读传输数据量大小和读传输类型；其中，读传输类型为递增模式、回环模式或者固定模式；在读传输类型为递增模式时，从存储模块读出的数据地址在读传输初始地址的基础上递增；在读传输类型为回环模式时，从存储模块读出的数据地址在读传输初始地址的基础上递增，在到达回环边界后，减去回环大小，再继续递增；在读传输类型为固定模式时，从存储模块读出的数据地址始终为读传输初始地
5.如权利要求1所述的AXI协议下的存储模块转换接口，其特征在于，读传输属性包括读地址通道标志信号ARID，在读完成状态下，所述控制模块使得读响应通道标志信号RID等于读地址通道标志信号ARID，并保持读响应通道标志信号RID的状态；所述控制模块还用于控制所述存储模块转换接口从读完成状态回到空闲状态，在空闲状态下，将读响应通道标志信号RID置0。
6.如权利要求1至5中任一项所述的AXI协议下的存储模块转换接口，其特征在于，所述控制模块还用于：在所述存储模块转换接口在空闲状态下，在检测到主机发出有效的写请求时，记录写传输属性；为每个写数据分配一个位使能信号；根据写传输属性，获取写数据在存储模块中的对应地址；以及控制写数据对应的位使能信号，将写数据分别写入至存储模块的对应地址；其中，位使能信号和写入存储模块的地址与写数据一一对应。
7.如权利要求6所述的AXI协议下的存储模块转换接口，其特征在于，写传输属性包括写传输初始地址、写传输数据量大小和写传输类型；其中，写传输类型为递增模式、回环模式或者固定模式；在写传输类型为递增模式时，写数据在存储模块中的对应地址在写传输初始地址的基础上递增；在写传输类型为回环模式时，写数据在存储模块中的对应地址在写传输初始地址的基础上递增，在到达回环边界后，减去回环大小，再继续递增；在写传输类型为固定模式时，写数据在存储模块中的对应地址始终为写传输初始地址。
8.如权利要求7所述的AXI协议下的存储模块转换接口，其特征在于，还包括第一计数模块；在写传输类型为递增模式或回环模式时，所述第一计数模块用于生成与写数据对应的计数值，所述控制模块用于利用所述第一计数模块生成的计数值，在写传输初始地址的基础上得到写数据在存储模块中的对应地址。
9.如权利要求6所述的AXI协议下的存储模块转换接口，其特征在于，在写数据全部写入至存储模块的对应地址后，所述存储模块转换接口进入写完成状态；写传输属性包括写地址通道标志信号AWID，在写完成状态下，所述控制模块使得写响应通道标志信号BID等于写地址通道标志信号AWID，并保持写响应通道标志信号BID的状态；所述控制模块还用于控制所述存储模块转换接口从写完成状态回到空闲状态，在空闲状态下，将写响应通道标志信号BID置0。
10.一种AXI协议下的存储模块转换接口，其特征在于，包括控制模块；所述控制模块用于：在所述存储模块转换接口在空闲状态下，在检测到主机发出有效的写请求时，记录写传输属性；为每个写数据分配一个位使能信号；根据写传输属性，获取写数据在存储模块中的对应地址；以及控制写数据对应的位使能信号，将写数据分别写入至存储模块的对应地址；其中，位使能信号和写入存储模块的地址与写数据一一对应。
11.一种片上系统，其特征在于，包括主机、AXI总线、存储模块以及如权利要求1至10中任一项所述的存储模块转换接口。
12.一种从AXI协议访问到存储模块接口访问的转换方法，其特征在于，包括：
13.一种从AXI协议访问到存储模块接口访问的转换方法，其特征在于，包括：
...【技术特征摘要】
1.一种axi协议下的存储模块转换接口，其特征在于，包括控制模块和缓存模块；
2.如权利要求1所述的axi协议下的存储模块转换接口，其特征在于，还包括第二计数模块；
3.如权利要求2所述的axi协议下的存储模块转换接口，其特征在于，所述控制模块还用于：在所述第二计数模块的计数值达到需要取出的数据数量、且所述缓存模块中的数据数量为1时，拉高读事务结束标志信号rlast，在主机发出的读响应通道预备信号rready为高时，将所述缓存模块中的最后一个数据输出至axi总线，控制所述存储模块转换接口进入读完成状态。
4.如权利要求1所述的axi协议下的存储模块转换接口，其特征在于，读传输属性包括读传输初始地址、读传输数据量大小和读传输类型；其中，读传输类型为递增模式、回环模式或者固定模式；在读传输类型为递增模式时，从存储模块读出的数据地址在读传输初始地址的基础上递增；在读传输类型为回环模式时，从存储模块读出的数据地址在读传输初始地址的基础上递增，在到达回环边界后，减去回环大小，再继续递增；在读传输类型为固定模式时，从存储模块读出的数据地址始终为读传输初始地址。
5.如权利要求1所述的axi协议下的存储模块转换接口，其特征在于，读传输属性包括读地址通道标志信号arid，在读完成状态下，所述控制模块使得读响应通道标志信号rid等于读地址通道标志信号arid，并保持读响应通道标志信号rid的状态；所述控制模块还用于控制所述存储模块转换接口从读完成状态回到空闲状态，在空闲状态下，将读响应通道标志信号rid置0。
6.如权利要求1至5中任一项所述的axi协议下的存储模块转换接口，其特征在于，所述控制模块还用于：在所述存储模块转换接口在空闲状态下，在检测到主机发出有效的写请求时，记录写传输属性；为每个写数据分配一个位使能信号；根据写传输属性，获取写数据在存储模块中的对应地址；以及控制写数据对应的位使能信号，将写数据分别写入至存储模块的对应地址；其中，位使能信号和写入存储模块的地址与写数据一一对应。
7.如权利要求6所述的axi协议下的存储模块转换接口，其...
【专利技术属性】
技术研发人员：杨明杰，黄宇浩，何颖，姚意盛，
申请(专利权)人：芯动微电子科技珠海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。