一种应用于MCU的EFT检测电路制造技术

本实用新型专利技术涉及一种应用于MCU的EFT检测电路，包括：至少一个的检测单元；检测单元包括：依次连接的检测模块和延时缓冲模块；检测模块包括：MOS管、电阻和电容，MCU的电源线与检测模块连接，MCU有EFT干扰时MOS管的栅源两端产生电压差使MOS管导通；延时缓冲模块包括：MOS管、电阻、电容和反向器，电容在EFT干扰产生和结束时分别进行充电和放电；采用多个检测电路单元输出相与的方式，提高了检测的灵敏度，能够保证检测电路对不同幅度、类型的EFT干扰均具有良好的检测效果；通过调节电路的器件参数值，可以实现输出脉冲宽度的动态调整，以应对不同的设计需求；电路的整体结构较为简单，电路设计易实现，芯片级的解决方案可以大大降低面积。低面积。低面积。

【技术实现步骤摘要】
一种应用于MCU的EFT检测电路


[0001]本技术涉及模拟集成电路领域，具体涉及一种应用于MCU的EFT检测电路。

技术介绍

[0002]MCU是IC的一个重要组件。由于其成本低但性能强大，MCU在许多领域都有较为广泛的运用。一些研究机构的MCU市场行情分析报告指出，随着家居产品、汽车产品、工业产品的迭代更新，MCU的产量使用量逐年提高。对于含有MCU的微电子产品而言，EFT(ElectricalFastTransient，电快速瞬变脉冲群)具有上升时间短、频率高、能量高的特点，是设计时需要考虑的一个典型的瞬态干扰。由于EFT对MCU的干扰，通常导致MCU中出现信号紊乱以及瞬态闩锁效应的问题。
[0003]传统的EFT保护方案是在PCB板上添加分立的噪声旁路元件或板级噪声滤波器，来旁路或吸收瞬态干扰产生的能量。但是，添加额外的分立元件会大大增加产品的成本以及产品的面积。为了不增加额外的成本与面积，越来越多的设计者开始考虑芯片级的EFT保护方案。

技术实现思路

[0004]本技术针对现有技术中存在的技术问题，提供一种应用于M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于MCU的EFT检测电路，其特征在于，所述EFT检测电路包括：至少一个的检测单元；所述检测单元包括：依次连接的检测模块和延时缓冲模块；所述检测模块包括：MOS管、电阻和电容，MCU的电源线与所述检测模块连接，所述MCU有EFT干扰时所述MOS管的栅源两端产生电压差使所述MOS管导通；所述延时缓冲模块包括：MOS管、电阻、电容和反向器，所述电容在所述EFT干扰产生和结束时分别进行充电和放电。2.根据权利要求1所述的EFT检测电路，其特征在于，所述EFT检测电路包括：至少两个的所述检测单元和逻辑单元；所述逻辑单元包括：与门；各个检测单元的输出与所述与门的各个输入端连接。3.根据权利要求2所述的EFT检测电路，其特征在于，所述逻辑单元包括：反相器；所述与门的输出端连接至所述反相器的输入端；所述与门的输出端与所述反相器的输出端作为所述EFT检测电路双路信号输出端。4.根据权利要求1所述的EFT检测电路，其特征在于，所述检测单元包括：检测单元a；所述检测单元a的检测模块包括：电阻R1、电容C1和PMOS管Mp1；所述电阻R1的一端连接所述MCU的电源线，所述电阻R1的另一端连接至所述PMOS管Mp1的栅极，所述电阻R1的另一端还通过所述电容C1接地；所述PMOS管Mp1的源极连接所述MCU的电源线，所述PMOS管Mp1的漏极连接至所述延时缓冲模块。5.根据权利要求4所述的EFT检测电路，其特征在于，所述检测单元a的延时缓冲模块包括：NMOS管Mn1、电阻R2、电容C2、反相器I1、反相器I2和反相器I3；所述PMOS管Mp1的漏极与所述NMOS管Mn1的漏极以及所述反相器I1的输入端连接；所述PMOS管Mp1的漏极还通过并联的所述电阻R2和所述电容C2接地；所述NMOS管Mn1的源极接地，NMOS管Mn1的栅极连接至所述反相器I1的输出端，所述NMOS管Mn1的栅极还连接至所述反相器I2的输入端；所述反相器I2的输出端连接到所述反相器I3的输入端，所述反相器I3的输出端为所述检测单元a的输出端。6.根据权利要求1所述的EFT检测电路，其特征在于，所...

【专利技术属性】
技术研发人员：龚明杨，刘徐港，孙缵，徐芳，
申请(专利权)人：武汉瑞纳捷半导体有限公司，
类型：新型
国别省市：