本发明专利技术涉及降低SSD顺序读延时的方法、装置、设备及介质，该方法，包括：判断主机下发的当前读命令是否满足触发条件；发起预读命令并查询映射表，获取闪存物理地址；读取预读命令对应的数据页，得到预读取数据，将预读取数据搬入闪存缓冲区；接收主机下发的新的读命令；获取新的读命令的闪存物理地址；判断新的读命令的闪存物理地址与预读命令的闪存物理地址是否一致；将新的读命令发送至闪存缓冲区，获取预读取数据；将获取数据发送至主机。本发明专利技术通过增加逻辑判断识别低命令深度顺序读场景，发起内部预读操作，将数据提前加载到缓存中，从缓存中获取数据发送给主机，可减少一个闪存页读取时间，降低低命令深度下的顺序读延迟。降低低命令深度下的顺序读延迟。降低低命令深度下的顺序读延迟。
【技术实现步骤摘要】
降低SSD顺序读延时的方法、装置、设备及介质
[0001]本专利技术涉及SSD顺序读延时
，尤其是指降低SSD顺序读延时的方法、装置、设备及介质。
技术介绍
[0002]顺序读写性能是评价SSD的重要指标参数，对于大命令深度的数据读写其性能瓶颈受限于主机接口速率及闪存接口速率等物理特性，而对于低命令深度的读写其性能瓶颈已经不在于物理接口速率，SSD的命令处理流程会对读写性能产生较大影响。
[0003]主机与固态硬盘通信的最小单元是LBA(逻辑块地址)，表示的数据大小由主机决定，主机每次数据读写量取决于SSD支持的最大命令传输数据量及主机命令想要读取的数据量决定，这里以一个典型的128KB的读命令为例说明整个命令的数据传输过程，如图1所示：
[0004]主机下发读命令；SSD接收到主机下发的读命令后解析主机读取的LBA地址及数据量；SSD根据逻辑地址查询映射表获取数据物理地址；SSD发送闪存读命令从闪存中读取数据；SSD等待闪存读完成后准备好数据；SSD将闪存中读取的数据发送主机；SSD返回命令完成状态给主机。
[0005]其中，一个读命令的完成包含多步操作，串行完成，图2所示目前主流SSD完成128K的读命令各阶段的延迟时间，总耗时约为75us，对于顺序读命令来讲，这是相当大的延时，有较大的优化空间。
技术实现思路
[0006]本专利技术的目的在于克服现有技术的不足，提供降低SSD顺序读延时的方法、装置、设备及介质。
[0007]为了解决上述技术问题，本专利技术采用如下技术方案：
[0008]第一方面，本实施例提供了一种降低SSD顺序读延时的方法，包括以下步骤：
[0009]判断主机下发的当前读命令是否满足触发预读命令的条件；
[0010]若满足触发预读命令的条件，则发起预读命令，并查询逻辑地址与物理地址的映射表，以获取预读命令的闪存物理地址；
[0011]发送预读命令到闪存，并读取预读命令的闪存物理地址所对应的数据页，以得到预读取数据，将预读取数据搬入闪存缓冲区；
[0012]接收主机下发的新的读命令；
[0013]根据新的读命令查询逻辑地址与物理地址的映射表，以获取新的读命令的闪存物理地址；
[0014]判断新的读命令的闪存物理地址与预读命令的闪存物理地址是否一致；
[0015]若新的读命令的闪存物理地址与预读命令的闪存物理地址一致，则新的读命令命中预读缓存，将新的读命令发送至闪存缓冲区，从闪存缓冲区获取预读取数据，以得到获取
数据；
[0016]将获取数据发送至主机。
[0017]其进一步技术方案为：所述触发预读命令的条件，包括：
[0018]所有读命令起始结束地址连续，即满足顺序读条件；
[0019]当前读命令的深度为1。
[0020]其进一步技术方案为：所述将获取数据发送至主机，包括：
[0021]将获取数据发送至闪存控制器；
[0022]闪存控制器将获取数据传送至NVME模块；
[0023]NVME模块将获取数据发送至主机。
[0024]其进一步技术方案为：所述将获取数据发送至主机步骤之后，还包括：向主机回复命令完成状态信息，主机接收到命令完成状态信息后发送下一个读命令。
[0025]第二方面，本实施例提供了一种降低SSD顺序读延时的装置，包括：第一判断单元、发起查询获取单元、发送读取搬入单元、接收单元、查询获取单元、第二判断单元、发送获取单元及发送单元；
[0026]所述第一判断单元，用于判断主机下发的当前读命令是否满足触发预读命令的条件；
[0027]所述发起查询获取单元，用于若满足触发预读命令的条件，则发起预读命令，并查询逻辑地址与物理地址的映射表，以获取预读命令的闪存物理地址；
[0028]所述发送读取搬入单元，用于发送预读命令到闪存，并读取预读命令的闪存物理地址所对应的数据页，以得到预读取数据，将预读取数据搬入闪存缓冲区；
[0029]所述接收单元，用于接收主机下发的新的读命令；
[0030]所述查询获取单元，用于根据新的读命令查询逻辑地址与物理地址的映射表，以获取新的读命令的闪存物理地址；
[0031]所述第二判断单元，用于判断新的读命令的闪存物理地址与预读命令的闪存物理地址是否一致；
[0032]所述发送获取单元，用于若新的读命令的闪存物理地址与预读命令的闪存物理地址一致，则新的读命令命中预读缓存，将新的读命令发送至闪存缓冲区，从闪存缓冲区获取预读取数据，以得到获取数据；
[0033]所述发送单元，用于将获取数据发送至主机。
[0034]其进一步技术方案为：所述触发预读命令的条件，包括：
[0035]所有读命令起始结束地址连续，即满足顺序读条件；
[0036]当前读命令的深度为1。
[0037]其进一步技术方案为：所述发送单元包括：第一发送模块、第二发送模块及第三发送模块；
[0038]所述第一发送模块，用于将获取数据发送至闪存控制器；
[0039]所述第二发送模块，用于闪存控制器将获取数据传送至NVME模块；
[0040]所述第三发送模块，用于NVME模块将获取数据发送至主机。
[0041]其进一步技术方案为：所述装置还包括：回复发送单元，用于向主机回复命令完成状态信息，主机接收到命令完成状态信息后发送下一个读命令。
[0042]第三方面，本实施例提供了一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如上述所述的降低SSD顺序读延时的方法。
[0043]第四方面，本实施例提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如上述所述的降低SSD顺序读延时的方法。
[0044]本专利技术与现有技术相比的有益效果是：通过在SSD增加逻辑判断识别低命令深度顺序读场景，在该场景下SSD主动发起内部预读操作，在主机发送下一个读命令前完成映射表查询、闪存读取，将数据提前加载到缓存中，当主机下发的读命令到达后可直接从缓存中获取数据发送给主机，该方案可以将命令延迟减少一个闪存页读取时间，能有效降低低命令深度下的顺序读延迟。
[0045]下面结合附图和具体实施例对本专利技术作进一步描述。
附图说明
[0046]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0047]图1为现有技术中NVME读命令处理的流程示意图；
[0048]图2为现有技术中128K读命令处理时间的示意图；
[0049]图3为本专利技术实施例提供的降低SSD顺序读延时的方本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.降低SSD顺序读延时的方法，其特征在于，包括以下步骤：判断主机下发的当前读命令是否满足触发预读命令的条件；若满足触发预读命令的条件，则发起预读命令，并查询逻辑地址与物理地址的映射表，以获取预读命令的闪存物理地址；发送预读命令到闪存，并读取预读命令的闪存物理地址所对应的数据页，以得到预读取数据，将预读取数据搬入闪存缓冲区；接收主机下发的新的读命令；根据新的读命令查询逻辑地址与物理地址的映射表，以获取新的读命令的闪存物理地址；判断新的读命令的闪存物理地址与预读命令的闪存物理地址是否一致；若新的读命令的闪存物理地址与预读命令的闪存物理地址一致，则新的读命令命中预读缓存，将新的读命令发送至闪存缓冲区，从闪存缓冲区获取预读取数据，以得到获取数据；将获取数据发送至主机。2.根据权利要求1所述的降低SSD顺序读延时的方法，其特征在于，所述触发预读命令的条件，包括：所有读命令起始结束地址连续，即满足顺序读条件；当前读命令的深度为1。3.根据权利要求1所述的降低SSD顺序读延时的方法，其特征在于，所述将获取数据发送至主机，包括：将获取数据发送至闪存控制器；闪存控制器将获取数据传送至NVME模块；NVME模块将获取数据发送至主机。4.根据权利要求1所述的降低SSD顺序读延时的方法，其特征在于，所述将获取数据发送至主机步骤之后，还包括：向主机回复命令完成状态信息，主机接收到命令完成状态信息后发送下一个读命令。5.降低SSD顺序读延时的装置，其特征在于，包括：第一判断单元、发起查询获取单元、发送读取搬入单元、接收单元、查询获取单元、第二判断单元、发送获取单元及发送单元；所述第一判断单元，用于判断主机下发的当前读命令是否满足触发预读命令的条件；所述发起查询获取单元，用于若满足触发预读命令的条件，则发起预读命令，并查询逻辑地址与物理地址的映射表，以获取预读命令的闪存物理地址；所述发送读取搬入单元，用于发送预读命令到闪...
【专利技术属性】
技术研发人员：刘金雷，韩道静，石骁，
申请(专利权)人：苏州忆联信息系统有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。