一种射频平面阴极制造技术

本发明专利技术公开了一种射频平面阴极，阴极组件上设有多个射频接口，射频接电端头分别与多个射频接口连接，且射频接电端头至任一射频接口之间阻抗相等。通过上述优化设计的射频平面阴极，通过射频接电端头至接电点阻抗相等，使得射频功率在阴极组件上均匀分布，使得接电点可获得相同电压等电位点，保证靶材利用率的同时，大大提高镀膜的均匀性。大大提高镀膜的均匀性。大大提高镀膜的均匀性。

【技术实现步骤摘要】
一种射频平面阴极


[0001]本专利技术涉及射频平面阴极
，尤其涉及一种射频平面阴极。

技术介绍

[0002]射频溅射镀膜多应用于溅射沉积绝缘体介质薄膜。射频溅射阴极采用通过将射频电源接在阴极上，在阴极表面放电形成等离子体，通过其中的离子对靶材进行轰击。
[0003]由于射频溅射通过辉光放电形成的等离子体中的电子质量小，能够随着电场方向的高速改变而改变运动方向。相对于直流溅射装置中的那样从阴极发射直接飞到阳极，射频溅射产生的电子在放电空间跟随外电场振荡多次，最后到达阳极，这样就延长了电子实际行走路径，使得每个电子与工作气体原子碰撞概率增大，气体原子离化率高，可在高真空下实现溅射沉积。
[0004]因此，如图1和2所示，常规的中部单点接电方式引入射频电源，距离接电点越远的射频功率逐渐变小，造成镀膜两边薄，中间厚，均匀性较差。为了解决上述问题，如图3和4所示，工业上通常采用靶材一端接电射频阴极镀膜的方式解决镀膜均匀性问题。但此种方式靶材利用率较低。而单纯通过增加接电点的方式能够在一定程度上提高镀膜均匀性，然而，由于射频传输路径长度不同，得到的镀膜厚度均匀性仍存在不足。

技术实现思路

[0005]为解决
技术介绍
中存在的技术问题，本专利技术提出一种射频平面阴极。
[0006]本专利技术提出的一种射频平面阴极，包括：阴极组件和射频接电端头；阴极组件上设有多个射频接口，射频接电端头分别与多个射频接口连接，且射频接电端头至任一射频接口之间阻抗相等。
[0007]优选地，阴极组件包括阴极基座、磁路和靶材，多个射频接口位于阴极基座一侧，磁路和靶材安装在阴极基座远离所述射频接口一侧，且磁路位于靶材和阴极基座之间。
[0008]优选地，还包括接电器，接电器上设有射频输入端和多个射频输出端，射频接电端头与射频输入端连接，每个射频接口与一个射频输出端连接，射频输入端与多个射频输出端通过线路连接且任意两个线路长度相等。
[0009]优选地，接电器上设有分支电路，分支电路包括依次连接的多级支路，每级支路设有与上一级支路的输出端连接的一个子输入端和与下一级支路的子输入端连接的多个子输出端，一级支路的子输入端作为射频输入端，末级支路的子输出端作为射频输出端。
[0010]优选地，所述射频输入端位于接电器中部，射频接电端头安装在接电器上。
[0011]优选地，接电器采用接电板，分支电路布置在接电板上；优选地，射频输入端位于接电板顶部，多个射频输出端位于接电板底部；优选地，接电板中部设有从射频输入端向上伸出的射频接电杆，射频接电端头安装在射频接电杆上端。
[0012]优选地，阴极组件上设有用于放置接电器的容纳槽。
[0013]优选地，分支电路在射频接电端头两侧对称分布。
[0014]优选地，分支电路包括N级支路，第X级支路位于第X
‑
1级和第X
‑
2级支路之间，X和N均为自然数，2≤X≤N；优选地，分支电路的每级支路设有两个子输出端。
[0015]优选地，每个子输入端处设有定位孔，所述定位孔处安装有与阴极基座固定的定位螺钉。
[0016]本专利技术中，所提出的射频平面阴极，阴极组件上设有多个射频接口，射频接电端头分别与多个射频接口连接，且射频接电端头至任一射频接口之间阻抗相等。通过上述优化设计的射频平面阴极，通过射频接电端头至接电点阻抗相等，使得射频功率在阴极组件上均匀分布，使得接电点可获得相同电压等电位点，保证靶材利用率的同时，大大提高镀膜的均匀性。
附图说明
[0017]图1为本专利技术现有技术的一种射频接电方式示意图。
[0018]图2为图1的射频接电方式的镀膜形状示意图。
[0019]图3为本专利技术现有技术的另一种射频接电方式示意图。
[0020]图4为图3的射频接电方式的镀膜形状示意图。
[0021]图5为本专利技术提出的一种射频平面阴极的一种实施方式的结构示意图。
[0022]图6为本专利技术提出的一种射频平面阴极的一种实施方式的镀膜形状示意图。
[0023]图7为本专利技术提出的一种射频平面阴极的一种实施方式的接电器的结构示意图。
[0024]图8为本专利技术提出的一种射频平面阴极的一种实施方式的接电器的分支电路结构示意图。
[0025]图9为本专利技术提出的一种射频平面阴极的一种实施方式的接电器的结构示意图。
[0026]图10为本专利技术提出的一种射频平面阴极的一种实施方式的接电板的结构示意图。
[0027]图11为本专利技术提出的一种射频平面阴极的一种实施方式的接电板安装在阴极基座上的结构示意图。
[0028]图12为本专利技术提出的一种射频平面阴极的一种实施方式的结构示意图。
[0029]图13为图12的局部结构示意图。
具体实施方式
[0030]如图5至图13所示，图5为本专利技术提出的一种射频平面阴极的一种实施方式的结构示意图，图6为本专利技术提出的一种射频平面阴极的一种实施方式的镀膜形状示意图，图7为本专利技术提出的一种射频平面阴极的一种实施方式的接电器的结构示意图，图8为本专利技术提出的一种射频平面阴极的一种实施方式的接电器的分支电路结构示意图，图9为本专利技术提出的一种射频平面阴极的一种实施方式的接电器的结构示意图，图10为本专利技术提出的一种射频平面阴极的一种实施方式的接电板的结构示意图，图11为本专利技术提出的一种射频平面阴极的一种实施方式的接电板安装在阴极基座上的结构示意图，图12为本专利技术提出的一种射频平面阴极的一种实施方式的结构示意图，图13为图12的局部结构示意图。
[0031]参照图5和6，本专利技术提出的一种射频平面阴极，包括：阴极组件和射频接电端头1；
阴极组件上设有多个射频接口，射频接电端头1分别与多个射频接口连接，且射频接电端头1至任一射频接口之间阻抗相等。
[0032]本实施例的阴极组件在具体设计方式中，阴极组件包括阴极基座11、磁路15和靶材17，多个射频接口位于阴极基座11一侧，磁路15和靶材17安装在阴极基座11远离所述射频接口一侧，且磁路15位于靶材17和阴极基座11之间。
[0033]在本实施例的射频平面阴极具体工作中，射频电流从射频接电端头经由多个射频接口均匀传输到阴极基座11上。阴极基座11和靶材17之间设有磁路15，磁路15产生的磁场可捕获二次电子，延长电子运动路径，并能有效抑制高能电子对基片的轰击。采用等阻抗接电方式传输射频功率，保证靶材17表面电场强度均匀，使得靶材均匀消耗，进而保证基片上的镀膜厚度均匀，其高度差（镀膜均匀性较高）符合要求，提高靶材利用率。
[0034]在本实施例中，所提出的射频平面阴极，阴极组件上设有多个射频接口，射频接电端头分别与多个射频接口连接，且射频接电端头至任一射频接口之间阻抗相等。通过上述优化设计的射频平面阴极，通过射频接电端头至接电点阻抗相等，使得射频功率在阴极组件上均匀分布，使得接电点可获得相同电压等电位点，保证靶材利用率的同时，大大提高镀膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频平面阴极，其特征在于，包括：阴极组件和射频接电端头（1）；阴极组件上设有多个射频接口，射频接电端头（1）分别与多个射频接口连接，且射频接电端头（1）至任一射频接口之间阻抗相等。2.根据权利要求1所述的射频平面阴极，其特征在于，阴极组件包括阴极基座（11）、磁路（15）和靶材（17），多个射频接口位于阴极基座（11）一侧，磁路（15）和靶材（17）安装在阴极基座（11）远离所述射频接口一侧，且磁路（15）位于靶材（17）和阴极基座（11）之间。3.根据权利要求1或2所述的射频平面阴极，其特征在于，还包括接电器，接电器上设有射频输入端（61）和多个射频输出端（62），射频接电端头（1）与射频输入端（61）连接，每个射频接口与一个射频输出端（62）连接，射频输入端（61）与多个射频输出端（62）通过线路连接且任意两个线路长度相等。4.根据权利要求3所述的射频平面阴极，其特征在于，接电器上设有分支电路，分支电路包括依次连接的多级支路，每级支路设有与上一级支路的输出端连接的一个子输入端和与下一级支路的子输入端连接的多个子输出端，一级支路的子输入端作为射频输入端（61），末级支路的子输出端作为射频输出端（62）。5.根据权利要求4所述的射频平面阴极，其特征在于，所述射频输...

【专利技术属性】
技术研发人员：任小体，刘远畅，朱开健，
申请(专利权)人：中科纳微真空科技合肥有限公司，
类型：发明
国别省市：