栅极切割沟槽内的去耦电容器制造技术

一种形成半导体设备的方法，其中该半导体设备包括第一电源轨(3A，3B)，该第一电源轨具有将该第一电源轨连接到第一去耦电容器的一部分的一个或多个竖直堆叠的接触通孔。该半导体设备包括在第一栅极切割沟槽中的半导体衬底的第一部分中的第一去耦电容器。底的第一部分中的第一去耦电容器。底的第一部分中的第一去耦电容器。

【技术实现步骤摘要】
【国外来华专利技术】栅极切割沟槽内的去耦电容器

技术介绍

[0001]本专利技术一般涉及半导体存储设备
，尤其涉及在半导体电路中的电源轨下的栅极切割沟槽内形成去耦电容器。
[0002]随着线宽和设备元件之间的间距缩小，半导体设备制造和设计不断将更多的电路封装到半导体芯片中，同时仍努力提高半导体设备性能。传统上，晶体管形成在半导体衬底上，并且通过形成在晶体管上方的互连层和功率结构连接在一起。通常与诸如静态随机存取存储器(SRAM)的存储器装置一起使用的常规电源轨通常位于晶体管上方的互连层中。互连层中的常规电源轨消耗大量面积，并且为了满足半导体性能要求，通常使用大的电源保护带以解决电源轨噪声。为了降低电源轨噪声并改进半导体设备性能，去耦电容器，诸如形成在互连层中的金属
‑
绝缘体
‑
金属电容器(MIMCAP)，或形成在绝缘体上硅半导体衬底的绝缘层中的深沟槽电容器，被用于降低电源轨噪声并提高半导体设备性能。

技术实现思路

[0003]本专利技术的实施例提供了一种用于半导体设备的半导体结构以及形成该半导体结构的方法，其中该半导体结构包括第一电源轨，该第一电源轨具有一个或多个竖直堆叠的接触通孔，该一个或多个竖直堆叠的接触通孔将第一电源轨电连接到第一去耦电容器的一部分。该半导体结构包括半导体衬底的在第一栅极切割沟槽中的第一部分中的第一去耦电容器。
[0004]本专利技术的实施例提供了一种用于半导体设备的半导体结构以及形成该半导体结构的方法，其中该半导体结构包括半导体衬底的在第一电源轨下的第一部分中的第一栅极切割沟槽，以及在半导体衬底的第一部分上的第一金属层。该半导体结构包括电介质层和铁电层，该电介质层在半导体衬底的第一部分上的第一金属层上，该铁电层在半导体衬底的第一部分上的电介质层上、并且在半导体衬底上方的浅隔离沟槽的底部部分上、并且在栅极切割沟槽的一部分中。
[0005]本专利技术的实施例提供了一种半导体设备的半导体结构以及形成该半导体结构的方法，其中该半导体结构包括电源轨和在该电源轨下的栅极切割沟槽。该半导体结构包括在半导体衬底的在栅极切割沟槽中的一部分上电介质层。此外，半导体结构包括在电介质层上和在半导体衬底上方的栅极切割沟槽的竖直侧上的铁电层，以及在铁电层内部的金属。
附图说明
[0006]通过结合附图的以下描述，本专利技术的各种实施例的上述和其它方面、特征和优点将变得更加明显。
[0007]图1是根据本专利技术的实施例的具有两个电源轨的半导体电路的版图的俯视图。
[0008]图2是根据本专利技术的实施例的通过图1的半导体电路的版图的截面A
‑
A'的半导体结构的截面图。
[0009]图3是根据本专利技术的实施例的通过图1的半导体电路的版图的截面B
‑
B'的半导体结构的截面图。
[0010]图4是根据本专利技术的实施例的通过图1的半导体电路的版图的截面C
‑
C'的半导体结构的截面图。
[0011]图5A是根据本专利技术的实施例的通过图1的半导体电路的版图的截面A
‑
A'的半导体结构的截面图。
[0012]图5B是根据本专利技术的实施例的通过图1的半导体电路的版图的截面B
‑
B'的半导体结构的截面图。
[0013]图5C是根据本专利技术的实施例的通过图1的半导体电路的版图的截面C
‑
C'的半导体结构的截面图。
[0014]图6A是根据本专利技术的实施例的通过图1的半导体电路的版图的截面A
‑
A'的半导体结构的截面图。
[0015]图6B是根据本专利技术的实施例的通过图1的半导体电路的版图的截面B
‑
B'的半导体结构的截面图。
[0016]图6C是根据本专利技术的实施例的通过图1的半导体电路的版图的截面A
‑
A'的半导体结构的截面图。
[0017]图7是描述根据本专利技术第二实施例的曲线图，该曲线图描绘当没有栅极切割沟槽时，放置在铁电材料顶部上的4.4eV功函数金属和放置在铁电材料顶部上的4.9eV功函数金属的技术计算机辅助设计(TCAD)分析的结果。
[0018]图8是描述根据本专利技术第二实施例的曲线图，该曲线图描绘当栅极切割沟槽深度为20nm时，放置在铁电材料顶部上的4.4eV功函数金属和放置在铁电材料顶部上的4.9eV功函数金属的TCAD分析的结果。
[0019]图9是描述根据本专利技术第二实施例的曲线图，该曲线图描绘当栅极切割沟槽深度为20nm并且没有二氧化硅层与半导体衬底相邻时，放置在铁电材料顶部上的4.4eV功函数金属和放置在铁电材料顶部上的4.9eV功函数金属的TCAD分析结果。
[0020]图10是根据本专利技术第二实施例的描绘针对各种材料和各种栅极切割沟槽深度的峰值电容与剩余极化的关系的曲线图。
[0021]图11示出了根据本专利技术的实施例的在栅极沉积之后形成半导体结构的通过图1的C
‑
C'的截面图。
[0022]图12示出了根据本专利技术的实施例，在穿过夹层电介质(ILD)、穿过STI层、并且穿过半导体衬底的顶部部分刻蚀栅极切割沟槽之后形成半导体结构的通过图1的A
‑
A'的截面图。
[0023]图13示出了根据本专利技术实施例的在半导体衬底上形成电介质材料层之后形成半导体结构的通过图1的C
‑
C'的截面图。
[0024]图14示出了根据本专利技术的实施例的在栅极切割沟槽中沉积和蚀刻铁电材料和金属材料之后形成半导体结构的通过图1的C
‑
C'的截面图。
[0025]图15示出了根据本专利技术实施例的在半导体结构之上沉积电介质盖材料并且平坦化半导体结构的顶表面之后形成半导体结构的通过图1的C
‑
C'的截面图。
[0026]图16示出了根据本专利技术的实施例的在形成接触通孔之后形成半导体结构的通过
图1的C
‑
C'的截面图。
具体实施方式
[0027]本专利技术的实施例认识到电源轨通常位于晶体管上方的互连层中。本专利技术的实施例认识到，电源轨噪声对系统性能有害。电源轨噪声在整个噪声周期中增加瞬时峰值漏极电压供应或增加Vdd。电源轨噪声的增加驱使Vdd保护带要求的增加，这降低了额定电压。本专利技术的实施例认识到，保护带越大，半导体电路的工作电压越低，并且因此给定半导体电路设计的性能越低。本专利技术的实施例认识到，降低电源轨噪声允许提高半导体电路设计中的额定工作电压，因此，从半导体电路设计提供了更多的性能。
[0028]本专利技术的实施例认识到去耦电容器降低了电源轨噪声。在一些情况下，将后段制程(BEOL)中的深沟槽电容器或MIMCAP用作去耦电容器以降低噪声。本专利技术的实施例认识到，由于BEOL布线中的电阻网络，形成于后段制程(BEOL)半导体工艺中的金属
‑
绝缘体
‑
金属电容器(MIMCAP)提供了较低的电容器密度和有限的频本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体结构，所述半导体结构包括：第一电源轨；一个或多个竖直堆叠的接触通孔，将所述第一电源轨连接到第一去耦电容器的一部分；以及第一去耦电容器，在半导体衬底的在第一栅极切割沟槽中的第一部分中。2.根据权利要求1所述的半导体结构，其中所述半导体衬底的在所述第一栅极切割沟槽中的所述第一部分中的所述第一去耦电容器包括所述半导体衬底的在所述第一栅极切割沟槽中的所述第一部分上的第一电介质层。3.根据权利要求2所述的半导体结构，其中所述半导体衬底的在所述第一栅极切割沟槽中的所述第一部分中的所述第一去耦电容器包括铁电材料的层，所述铁电材料的层在所述半导体衬底的所述第一部分上的所述第一电介质层之上并且在所述第一栅极切割沟槽中的隔离沟槽的一部分上。4.根据权利要求3所述的半导体结构，其中所述第一去耦电容器包括所述铁电材料和所述第一电介质层。5.根据权利要求1所述的半导体结构，其中所述半导体衬底的在所述第一栅极切割沟槽中的所述第一部分中的所述第一去耦电容器上在所述第一电源轨下方并且与所述第一电源轨平行。6.根据权利要求3所述的半导体结构，其中金属与所述铁电层电接触。7.根据权利要求6所述的半导体结构，其中连接所述第一电源轨的所述一或多个竖直堆叠的接触通孔连接到与所述铁电层电接触的所述金属的顶表面。8.根据权利要求6所述的半导体结构，其中与所述铁电层电接触的所述金属将所述半导体衬底的在所述第一栅极切割沟槽中的所述第一部分中的所述第一去耦电容器电连接到所述第一电源轨。9.根据权利要求6所述的半导体结构，其中与所述铁电材料电接触的所述金属的顶表面在所述半导体衬底的顶表面上方并且在所述半导体衬底上的隔离沟槽的顶表面下方。10.根据权利要求3所述的半导体结构，其中所述电介质层是二氧化硅层。11.根据权利要求1所述的半导体结构，还包括：第二电源轨；一个或多个竖直堆叠的接触通孔，将所述第二电源轨连接到第二去耦电容器的一部分；所述第二去耦电容器，在半导体衬底的在所述第二栅极切割沟槽中的第二部分中，其中所述第二栅极切割沟槽穿过所述半导体衬底的一个或多个部分上的隔离沟槽，穿过所述半导体衬底的所述一个或多个部分上的所述隔离沟槽上的栅极，并且所述第二隔离沟槽延伸到所述半导体衬底的所述第二部分中；以及一个或多个有源设备区，在所述半导体衬底的与所述半导体衬底的所述第一部分相邻的第三部分上和在所述半导体衬底的与所述半导体衬底的所述第二部分相邻的第四部分上，其中所述半导体衬底的所述第二部分和所述半导体衬底的与所述半导体衬底的所述第二部分相邻的所述第四部分掺杂有n型掺杂剂或p型掺杂剂中的一种掺杂剂。12.一种半导体结构，所述半导体结构包括：第一栅极切割沟槽，在第一电源轨下方的半导体衬底的第一部分中；
第一金属层，在所述半导体衬底的所述第一部分上；第一电介质层，在所述半导体衬底的所述第一部分上的所述第一金属层上；以及铁电层，在所述半导体衬底的所述第一部分上的所述第一金属上的所述第一电介质层上、并且在所述半导体衬底上方和所述栅极切割沟槽的一部分中的隔离沟槽的底部部分上。13.根据权利要求12所述的半导体结构，还包括：第二金属，与所述铁电层电接触；第三金属材料，在与所述铁电层电接触的所述第二金属的第一部分之上，其中所述第三金属在所述第一电源轨下方；第二电介质材料，在与所述铁电层电接触的所述第二金属的第二部分之上，其中所述第二电介质材料覆盖与所述铁电层电接触的所述第二金属的暴露部分且覆盖所述铁电层的暴露部分；以及所述第三金属材料到所述电源轨的电连接，所述第三金属材料在与所述铁电层电接触的所述第二金属的所述第一部分之上。14.根据权利要求12所述的半导体结构，其中在所述半导体衬底的所述第一部分上的所述第一金属层、在所述第一金属层的顶部上的所述电介质层、以及在所述半导体衬底的所述第一部分上的所述第一金属上的所述电介质层上的所述铁电层形成去耦电容器，所述铁电层在所述半导体衬底的所述第一部分上方的所述栅极切割沟槽中延伸。15.根据权利要求13所述的半导体结构，其中所述半导体衬底的所述第一部分上的所述第一金属层、所述第一金属层上的所述电介质层、所述铁电层、以及与所述铁电层电接触的所述第二金属形成金属
‑
铁电
‑
绝缘体
‑
金属堆叠。16.根据权利要求12所述的...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：