一种半导体结构及其制造方法技术

本公开涉及半导体领域，提供了一种半导体结构及其制造方法。其中，半导体结构包括衬底，衬底包括有源区和限定有源区的隔离结构，有源区沿第一方向延伸。其中，有源区的侧壁表面的Si

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及半导体
，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]半导体器件的浅沟槽隔离(Shallow Trench Isolation，STI)结构包括衬垫层，用于隔离相邻器件，修复沟槽刻蚀造成的损伤以及缓冲器件应力等。但是，部分衬垫层氮化硅存在捕获电子的情况，会使得在器件未开启时，在沟道区靠近浅沟槽隔离(STI)结构附近诱导出空穴，从而导致热电子诱导穿通(Hot Electron Induced Punch
‑
through，HEIP)现象，进而严重影响半导体器件的电学性能，导致较高的功耗。

技术实现思路

[0003]本公开实施例提供了一种半导体结构，包括：
[0004]衬底，所述衬底包括有源区和限定所述有源区的隔离结构，所述有源区沿第一方向延伸；
[0005]其中，所述有源区的侧壁表面的Si
‑
H键或Si
‑
D键的分布密度大于所述有源区的顶表面的所述Si
‑
H键或所述Si
‑
D键的分布密度。
[0006]在一些实施例中，所述隔离结构包括沟槽和位于所述沟槽中依次层叠的第一介质层、第二介质层和第三介质层；所述第一介质层覆盖所述沟槽的底部和侧壁，所述第二介质层覆盖所述第一介质层，所述第三介质层覆盖所述第二介质层。
[0007]在一些实施例中，位于所述有源区的侧壁上的所述第一介质层的顶部厚度大于位于所述有源区的侧壁上的所述第一介质层的底部厚度。
[0008]在一些实施例中，所述有源区包括沟道区和位于所述沟道区沿所述第一方向相对两侧的源极区和漏极区；
[0009]所述半导体结构还包括栅极结构，覆盖所述沟道区，且沿第二方向延伸；
[0010]其中，所述第二方向与所述第一方向垂直。
[0011]在一些实施例中，所述沟道区垂直于第三方向的截面为凹形；
[0012]其中，所述第三方向垂直所述第一方向，且垂直所述第二方向。
[0013]在一些实施例中，所述半导体结构还包括：
[0014]沿所述第一方向相对分布的源极接触结构和漏极接触结构；所述源极接触结构和所述漏极接触结构分别电连接所述源极区和所述漏极区；
[0015]沿所述第二方向，所述源极接触结构的长度大于所述漏极接触结构的长度。
[0016]本公开实施例还提供了一种半导体结构的制造方法，包括：
[0017]提供衬底；
[0018]在所述衬底上形成掩膜图案层；
[0019]以所述掩膜图案层为掩膜，刻蚀所述衬底以形成沟槽和由所述沟槽限定的有源区；
[0020]对所述有源区的侧壁表面进行退火处理；
[0021]填充所述沟槽形成隔离结构，所述隔离结构接触于所述有源区的侧壁。
[0022]在一些实施例中，所述衬底包括硅衬底；
[0023]在对所述有源区的侧壁表面进行所述退火处理之后，所述有源区的侧壁表面形成有Si
‑
H键或Si
‑
D键，其中，H表示氢原子，D表示氘原子。
[0024]在一些实施例中，所述有源区的侧壁表面的所述Si
‑
H键或所述Si
‑
D键的分布密度大于所述有源区的顶表面的所述Si
‑
H键或所述Si
‑
D键的分布密度。
[0025]在一些实施例中，对所述有源区的侧壁表面进行所述退火处理，包括：在氢气或氘气气氛下对所述有源区的侧壁表面进行所述退火处理。
[0026]在一些实施例中，在所述氢气或氘气气氛中，所述氢气或所述氘气的占比为10％
‑
50％。
[0027]在一些实施例中，所述退火处理的退火温度为350
‑
550℃。
[0028]在一些实施例中，所述掩膜图案层包括氢阻挡层。
[0029]在一些实施例中，填充所述沟槽形成所述隔离结构，包括：
[0030]在所述沟槽内形成依次层叠的第一介质层、第二介质层和第三介质层；所述第一介质层覆盖所述沟槽的底部和侧壁，所述第二介质层覆盖所述第一介质层，所述第三介质层覆盖所述第二介质层。
[0031]在一些实施例中，填充所述沟槽形成所述隔离结构之后，还包括：去除所述掩膜图案层；
[0032]在所述有源区上形成栅极结构，所述栅极结构延伸至所述隔离结构的顶面上；
[0033]在所述有源区中形成源极区和漏极区，所述源极区和所述漏极区位于所述栅极结构沿第一方向的相对两侧。
[0034]本公开实施例提供了一种半导体结构及其制造方法，其中，半导体结构包括衬底，衬底包括有源区和限定有源区的隔离结构，有源区沿第一方向延伸；其中，有源区的侧壁表面的Si
‑
H键或Si
‑
D键的分布密度大于有源区的顶表面的Si
‑
H键或Si
‑
D键的分布密度。
[0035]可以理解的是，由于有源区的侧壁表面具有Si
‑
H键或Si
‑
D键，且有源区的侧壁表面的Si
‑
H键或Si
‑
D键的分布密度大于有源区的顶表面的Si
‑
H键或Si
‑
D键的分布密度。因此，当芯片进行老化(burn in)测试时，半导体场效应管源极和漏极之间存在较强的耗尽层电场，在耗尽层区域产生电子空穴对，空穴会诱导位于有源区侧壁的Si
‑
H键或Si
‑
D键发生断裂，生成带正电的界面态。该界面态产生的电场与被隔离结构中的氮化硅所捕获的缺陷电子产生的电场在源漏之间的导电沟道处方向相反，可以避免在场效应管导电沟道中诱导出额外的空穴，从而改善热电子诱导穿通现象，进而提高半导体结构的电学性能。
[0036]本公开的一个或多个实施例的细节在下面的附图和描述中提出。
附图说明
[0037]为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0038]图1A为本公开实施例提供的一种半导体结构的俯视示意图；
[0039]图1B为图1A对应的垂直剖面示意图；
[0040]图2A为图1A所示的半导体结构处于工作状态下的电子
‑
空穴变化示意图；
[0041]图2B为图2A对应的垂直剖面示意图；
[0042]图3为本公开实施例提供的另一种半导体结构的垂直剖面示意图；
[0043]图4为本公开实施例提供的另一种半导体结构的俯视示意图；
[0044]图5为本公开实施例提供的一种半导体结构的制造方法的流程示意图；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括有源区和限定所述有源区的隔离结构，所述有源区沿第一方向延伸；其中，所述有源区的侧壁表面的Si
‑
H键或Si
‑
D键的分布密度大于所述有源区的顶表面的所述Si
‑
H键或所述Si
‑
D键的分布密度。2.根据权利要求1所述的半导体结构，其特征在于，所述隔离结构包括沟槽和位于所述沟槽中依次层叠的第一介质层、第二介质层和第三介质层；所述第一介质层覆盖所述沟槽的底部和侧壁，所述第二介质层覆盖所述第一介质层，所述第三介质层覆盖所述第二介质层。3.根据权利要求1或2所述的半导体结构，其特征在于，所述有源区包括沟道区和位于所述沟道区沿所述第一方向相对两侧的源极区和漏极区；所述半导体结构还包括栅极结构，覆盖所述沟道区，且沿第二方向延伸；其中，所述第二方向与所述第一方向垂直。4.一种半导体结构的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成掩膜图案层；以所述掩膜图案层为掩膜，刻蚀所述衬底以形成沟槽和由所述沟槽限定的有源区；对所述有源区的侧壁表面进行退火处理；填充所述沟槽形成隔离结构，所述隔离结构接触于所述有源区的侧壁。5.根据权利要求4所述的半导体结构的制造方法，其特征在于，所述衬底包括硅衬底；在对所述有源区的侧壁表面进行所述退火处理之后，所述有源区的侧壁表面形成有Si
‑
H键或Si
‑
D键，其中，H...

【专利技术属性】
技术研发人员：侯闯明，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：