一种FPGA配置存储器的版图设计方法技术

本发明专利技术实施例公开了一种FPGA配置存储器的版图设计方法。所述方法包括，确定配置存储器中多个存储单元之间的布线方式；将多个存储单元设置为M行

【技术实现步骤摘要】
一种FPGA配置存储器的版图设计方法


[0001]本专利技术涉及语音检测领域，尤其涉及一种FPGA配置存储器的版图设计方法。

技术介绍

[0002]FPGA因其自身众多的可编程资源和灵活的现场可编程特性，已经在越来越多的领域广泛应用，而配置存储器作为FPGA重要的组成部分，需要根据不同的应用场景来进行配置。配置信息包括逻辑电路的结构、功能以及时序等信息，所以配置存储器要有良好的可配置性能以满足不同用户的需要。
[0003]在FPGA中，由于可配置资源多，配置存储器通常被设计成分布式行列分布。当数据写入存储单元时，一条WL(WordLine，位线)打开，对应的BL进行一次写入操作，完成一个存储单元的写入。图1是传统的64存储单元组成的LUT的写入方式，一个Lut6由64个存储单元实现，分布在Lut6的两侧，一列有32个，每4个存储单元共用一条WL，总共有16条。要把数据写入这64个存储单元需要16条WL依次打开，每条BL线进行先后16次写入操作完成这64个存储单元的写入。
[0004]在传统FPGA设计中，通常选择将WL和BL分别本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA配置存储器的版图设计方法，包括：将所述配置存储器的多个存储单元设置为M行
×
N列分布在所述版图上；所述配置存储器由控制电路进行控制，所述控制电路和配置存储器中多个存储单元之间通过VSSD和VC线、CFG和CFGB线、BL和BLB以及WL进行连接；将所述控制电路和多个存储单元之间连接的M条WL分布在第一金属层；其中，M条WL与M行所述多个存储单元横向连接；将所述控制电路和多个存储单元之间的N对BL、BLB分布在第二金属层，所述第二金属层与第一金属层相邻；其中，N对BL、BLB与N列多个存储单元纵向连接。2.根据权利要求1所述的FPGA配置存储器的版图设计方法，其特征在于，所述M条WL和M行所述多个存储单元横向连接，包括：根据M行所述存储单元，设置M条WL平行分布在第一金属层与M行存储单元横向连接；其中，M行存储单元与M条WL一一对应，每行存储单元共用一条WL。3.根据权利要求1所述的FPGA配置存储器的版图设计方法，其特征在于，所述N对BL、BLB和N列多个存储单元纵向连接，包括：根据N列所述存储单元，设置N对BL、BLB平行分布在第二金属层与N列存储单元纵向连接；其中，N列存储单元与N对BL、BLB一一对应，每列存储单元共用一对BL、BLB。4.根据权利要求1

【专利技术属性】
技术研发人员：孙作金，王海力，
申请(专利权)人：京微齐力北京科技股份有限公司，
类型：发明
国别省市：