一种没有上电顺序约束的高耐压IO电路制造技术

本申请提供了一种没有上电顺序约束的高耐压IO电路，包括由第一电源电压经第零PMOS管(M0)、第二NMOS管(M2)到接地电压形成的第一通路；由第二电源电压经第一PMOS管(M1)、第二NMOS管(M2)到接地电压形成的第二通路；第零PMOS管(M0)和第一PMOS管(M1)漏极相连输出IO辅助电压信号；第一MOS保护电路响应于第一电源电压未上电时的低电平信号，截断第二通路；以及第二MOS保护电路响应于第一电源电压未上电时的低电平信号或第一电源电压和第二电源电压皆上电时的高电平信号，截断第一PMOS管(M1)的衬底寄生二极管的电流通道，以截断第二电源电压至第一电源电压的漏电通道。该高耐压IO电路有效避免了因上电顺序不同而产生漏电通路的现象。

【技术实现步骤摘要】

本专利技术涉及集成电路开发设计，尤其涉及一种没有上电顺序约束的高耐压io电路。

技术介绍

1、io电路是芯片和外界通讯的关键电路。近些年，集成电路制造工艺取得了飞速发展，随着主流工艺的特征尺寸越来越小，传统io(输入/输出)端口在栅极氧化层(gateoxide)过压危害的影响下容易损坏，使得高耐压io(high-voltage tolerance i/o)成为io的主流。高耐压io(high-voltage tolerance i/o)是一种新型的i/o接口技术，其主要特点就是能够输出较高的电压范围(例如，使用1.8v cmos技术输出最高3.3v电压的范围)，因此它广泛应用于基于cmos工艺的集成电路设计中。

2、在高耐压io电路中，例如，3.3v高耐压io采用标准1.8v的cmos技术(high-voltagetolerance i/o in a standard 1.8v cmos technology using 1.8v mos transistors)，为了保证该电路能够承受更高的工作电压，该高耐压io电路中为io域提供io辅助电压本文档来自技高网...

【技术保护点】

1.一种没有上电顺序约束的高耐压IO电路，其特征在于，包括IO辅助电压产生电路，所述IO辅助电压产生电路在第一电源电压和第二电源电压上电后输出IO辅助电压信号，所述IO辅助电压产生电路包括：

2.根据权利要求1所述的高耐压IO电路，其特征在于，所述第一MOS保护电路包括第三NMOS管(M3)，第三NMOS管(M3)的源极与第二电源电压相连，第三NMOS管(M3)的漏极与第一PMOS管(M1)的源极相连，第三NMOS管(M3)的栅极连接第一电源电压，以使第一电源电压处于未上电的低电平时，截止第三NMOS管(M3)。

3.根据权利要求1所述的高耐压IO电路，其特征在于...

【技术特征摘要】

1.一种没有上电顺序约束的高耐压io电路，其特征在于，包括io辅助电压产生电路，所述io辅助电压产生电路在第一电源电压和第二电源电压上电后输出io辅助电压信号，所述io辅助电压产生电路包括：

2.根据权利要求1所述的高耐压io电路，其特征在于，所述第一mos保护电路包括第三nmos管(m3)，第三nmos管(m3)的源极与第二电源电压相连，第三nmos管(m3)的漏极与第一pmos管(m1)的源极相连，第三nmos管(m3)的栅极连接第一电源电压，以使第一电源电压处于未上电的低电平时，截止第三nmos管(m3)。

3.根据权利要求1所述的高耐压io电路，其特征在于，所述io辅助电压产生电路还包括：

4.根据权利要求3所述的高耐压io电路，其特征在于，所述第二mos保护电路包括：

5.根据权利要求4所述的高耐压io电路，其特征在于，所述栅压控制电路(vgc)包括第四nmos管(m4)和第七pmos管(m7)；其中，

6.根据权利要求1-5任一项所述的高耐压io电路，其特征在于，所述io控制电路在接收第一电源电压和第二电源电压后产生用以控制接口电路的io辅助电压产生电路，所述io辅助电压产生电路根据第三电源电压的电压值向接口电路输出io辅助电压信号，包括：

...

【专利技术属性】
技术研发人员：傅珅，
申请(专利权)人：京微齐力北京科技股份有限公司，
类型：发明
国别省市：