FPGA硬宏单元的初始位置布局方法和装置制造方法及图纸

本发明专利技术公开了FPGA硬宏单元的初始位置布局方法和装置。该方法包括：针对FPGA电路中的所有目标逻辑器件，建立时序超图；其中，目标逻辑器件包括硬宏单元、寄存器、输入输出单元；基于时序超图，将存在至少一条信号传输路径的两个硬宏单元作为一个硬宏单元组合，得到若干个硬宏单元组合，并获取各个硬宏单元组合的时序亲密度；根据各个硬宏单元组合的时序亲密度和各个硬宏单元的当前物理位置，采用模拟退火算法得到各个硬宏单元的最优物理位置，以将各个硬宏单元的最优物理位置对应作为各个硬宏单元的初始位置。本发明专利技术能够基于时序超图合理布局硬宏单元的初始位置，有利于优化FPGA布局布线效果。线效果。线效果。

【技术实现步骤摘要】
FPGA硬宏单元的初始位置布局方法和装置


[0001]本专利技术涉及计算机
，尤其涉及FPGA硬宏单元的初始位置布局方法和装置。

技术介绍

[0002]现场可编程门阵列(Field－Programmable Gate Array，FPGA)的布局布线阶段是对电路中的逻辑器件进行布局、布线资源分配和时序优化，以完成满足时序要求的电路的物理级实现。FPGA电路中的逻辑器件包括查找表(Look
‑
Up Table，LUT)、硬宏单元、寄存器和输入输出单元等，硬宏单元主要包括随机存取存储器(Random Access Memory，RAM)和数字信号处理器(Digital Signal Processing，DSP)，布局过程是将这些逻辑器件放置到合法位置，同时达到最小化连接线网总线长和均匀化布线资源的需求分布的目的。
[0003]现有的FPGA集成电路自动化设计软件大都采用解析式布局算法进行逻辑器件布局。解析式布局算法综合考虑了总连线长度优化和各器件密度均匀化，在获得总连线长度最小化的同时可尽可能将各器件均匀分布在整个芯片区域并尽量避免潜在的布线拥塞。该算法对逻辑器件的初始位置比较敏感，考虑到硬宏单元输入输出管脚数目较多，硬宏单元上关联的时序路径数目巨大，无法优化的长线网大概率会连接在硬宏单元上，局部布线拥塞区域大概率也会出现在硬宏单元附近，使得逻辑器件尤其是硬宏单元的初始位置不同容易导致布局结果差异巨大，而不够理想的布局结果存在无法优化的长线网或局部布线拥塞区域，往往会导致布线后时序无法收敛，频率目标无法满足。因此，合理布局硬宏单元的初始位置十分重要。
[0004]目前，主要是简单将硬宏单元全都放置在芯片中心/左下角，或将硬宏单元随机分布在整个芯片区域的合法位置，并没有考虑到不同FPGA电路的电路特性，特别是数据传输的时序路径特性，难以合理布局硬宏单元的初始位置，使得基于解析式布局算法的布局结果不够理想，出现布线困难或者时序收敛等问题。

技术实现思路

[0005]为了克服现有技术的缺陷，本专利技术提供FPGA硬宏单元的初始位置布局方法和装置，能够基于时序超图合理布局硬宏单元的初始位置，有利于优化FPGA布局布线效果。
[0006]为了解决上述技术问题，第一方面，本专利技术一实施例提供一种FPGA硬宏单元的初始位置布局方法，包括：
[0007]针对FPGA电路中的所有目标逻辑器件，建立时序超图；其中，所述目标逻辑器件包括硬宏单元、寄存器、输入输出单元；
[0008]基于所述时序超图，将存在至少一条信号传输路径的两个所述硬宏单元作为一个硬宏单元组合，得到若干个硬宏单元组合，并获取各个所述硬宏单元组合的时序亲密度；
[0009]根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，采用模拟退火算法得到各个所述硬宏单元的最优物理位置，以将各个所述硬宏单元的最优
物理位置对应作为各个所述硬宏单元的初始位置。
[0010]进一步地，在所述针对FPGA电路中的所有目标逻辑器件，建立时序超图之前，还包括：
[0011]获取所述FPGA电路的电路网表，从所述电路网表中选择所有所述目标逻辑器件。
[0012]进一步地，所述硬宏单元组合的时序亲密度为：
[0013][0014]其中，M为第i个所述硬宏单元和第j个所述硬宏单元之间的目标信号传输路径上的寄存器总数，所述目标信号传输路径为第i个所述硬宏单元和第j个所述硬宏单元之间经过最多寄存器的一条信号传输路径，m＝{1,2,...,M}，n
m
为第m级寄存器总数，k为预设指数衰减因子。
[0015]进一步地，所述根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，采用模拟退火算法得到各个所述硬宏单元的最优物理位置，具体为：
[0016]根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，以最小化所有所述硬宏单元之间的总线长为优化目标构造目标函数；
[0017]基于所述目标函数，采用模拟退火算法进行求解，得到各个所述硬宏单元的最优物理位置。
[0018]进一步地，所述目标函数为：
[0019][0020]其中，Y为FPGA布局方案，A(i,j)为第i个所述硬宏单元和第j个所述硬宏单元之间的时序亲密度，D(i,j)为第i个所述硬宏单元和第j个所述硬宏单元之间的当前曼哈顿距离，D(i,j)＝|x
i
‑
x
j
|+|y
i
‑
y
j
|，(x
i
,y
i
)为第i个硬宏单元的当前物理位置，(x
j
,y
j
)为第j个硬宏单元的当前物理位置，N为所有所述硬宏单元的总数，i＝{1,2,...,N}，j＝{1,2,...,N}。
[0021]第二方面，本专利技术一实施例提供一种FPGA硬宏单元的初始位置布局装置，包括：
[0022]时序超图建立模块，用于针对FPGA电路中的所有目标逻辑器件，建立时序超图；其中，所述目标逻辑器件包括硬宏单元、寄存器、输入输出单元；
[0023]时序亲密度获取模块，用于基于所述时序超图，将存在至少一条信号传输路径的两个所述硬宏单元作为一个硬宏单元组合，得到若干个硬宏单元组合，并获取各个所述硬宏单元组合的时序亲密度；
[0024]初始位置布局模块，用于根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，采用模拟退火算法得到各个所述硬宏单元的最优物理位置，以将各个所述硬宏单元的最优物理位置对应作为各个所述硬宏单元的初始位置。
[0025]进一步地，所述时序超图建立模块，还用于在所述针对FPGA电路中的所有目标逻辑器件，建立时序超图之前，获取所述FPGA电路的电路网表，从所述电路网表中选择所有所述目标逻辑器件。
[0026]进一步地，所述硬宏单元组合的时序亲密度为：
[0027][0028]其中，M为第i个所述硬宏单元和第j个所述硬宏单元之间的目标信号传输路径上
的寄存器总数，所述目标信号传输路径为第i个所述硬宏单元和第j个所述硬宏单元之间经过最多寄存器的一条信号传输路径，m＝{1,2,...,M}，n
m
为第m级寄存器总数，k为预设指数衰减因子。
[0029]进一步地，所述初始位置布局模块，具体用于：
[0030]根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，以最小化所有所述硬宏单元之间的总线长为优化目标构造目标函数；
[0031]基于所述目标函数，采用模拟退火算法进行求解，得到各个所述硬宏单元的最优物理位置。
[0032]进一步地，所述目标函数为：
[0033][0034]其中，Y为FPGA布局方案，A(i,j)为第i个所述硬宏单元和第j个所述硬宏单元之间的时序亲密度，D(i,j)为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA硬宏单元的初始位置布局方法，其特征在于，包括：针对FPGA电路中的所有目标逻辑器件，建立时序超图；其中，所述目标逻辑器件包括硬宏单元、寄存器、输入输出单元；基于所述时序超图，将存在至少一条信号传输路径的两个所述硬宏单元作为一个硬宏单元组合，得到若干个硬宏单元组合，并获取各个所述硬宏单元组合的时序亲密度；根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，采用模拟退火算法得到各个所述硬宏单元的最优物理位置，以将各个所述硬宏单元的最优物理位置对应作为各个所述硬宏单元的初始位置。2.如权利要求1所述的FPGA硬宏单元的初始位置布局方法，其特征在于，在所述针对FPGA电路中的所有目标逻辑器件，建立时序超图之前，还包括：获取所述FPGA电路的电路网表，从所述电路网表中选择所有所述目标逻辑器件。3.如权利要求1所述的FPGA硬宏单元的初始位置布局方法，其特征在于，所述硬宏单元组合的时序亲密度为：其中，M为第i个所述硬宏单元和第j个所述硬宏单元之间的目标信号传输路径上的寄存器总数，所述目标信号传输路径为第i个所述硬宏单元和第j个所述硬宏单元之间经过最多寄存器的一条信号传输路径，m＝{1,2,...,M}，n
m
为第m级寄存器总数，k为预设指数衰减因子。4.如权利要求1所述的FPGA硬宏单元的初始位置布局方法，其特征在于，所述根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，采用模拟退火算法得到各个所述硬宏单元的最优物理位置，具体为：根据各个所述硬宏单元组合的时序亲密度和各个所述硬宏单元的当前物理位置，以最小化所有所述硬宏单元之间的总线长为优化目标构造目标函数；基于所述目标函数，采用模拟退火算法进行求解，得到各个所述硬宏单元的最优物理位置。5.如权利要求4所述的FPGA硬宏单元的初始位置布局方法，其特征在于，所述目标函数为：其中，Y为FPGA布局方案，A(i,j)为第i个所述硬宏单元和第j个所述硬宏单元之间的时序亲密度，D(i,j)为第i个所述硬宏单元和第j个所述硬宏单元之间的当前曼哈顿距离，D(i,j)＝|x
i
‑
x
j
|+|y
i
‑
y
j
|，(x
i
,y
i
)为第i个硬宏单元的当前物理位置，(x
j
,y
j
)为第j个硬宏单元的当前物理位置，N为所有所述硬宏单元的总数，i＝{1,2,...,N}，j＝{1,2,...,N}。6.一种...

【专利技术属性】
技术研发人员：刘榜，葛坤峰，
申请(专利权)人：上海安路信息科技股份有限公司，
类型：发明
国别省市：