一种内置包含异构选择器的互联模块的FPGA制造技术

本申请公开了一种内置包含异构选择器的互联模块的FPGA，涉及FPGA技术，该FPGA内部的互联模块不再全部内置对称选择器，而是有至少一个互联模块内置异构选择器，异构选择器除了包含第一选择电路还包含第二选择电路，则在将一个输入信号连接到互联模块的互联输入点并扇出到多个互联输出点时，部分导通路径由第一选择电路实现，部分导通路径由第二选择电路实现，由于第二选择电路并不连接上拉电路，因此几乎不会产生负载需求，因此使用驱动能力较小的驱动下拉电路就能实现较多扇出数量，从而减小了驱动下拉电路占用的面积和功耗，也能减小面积和功耗的浪费。面积和功耗的浪费。面积和功耗的浪费。

【技术实现步骤摘要】
一种内置包含异构选择器的互联模块的FPGA


[0001]本专利技术涉及FPGA领域，尤其是一种内置包含异构选择器的互联模块的FPGA。

技术介绍

[0002]FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)内部包含大量的诸如CLB、BRAM、DSP、IOB之类的资源模块，这些资源模块周围布设有互联模块INT，每个资源模块的输入输出皆经过所对应的互联模块INT与其他资源模块相连，从而形成平面展开到FPGA全片的布线架构。
[0003]目前FPGA最常用的布线架构中，请参考图1，每个互联模块INT呈矩形结构且包含东南西北四个方向的互联输入点E_IN、S_IN、W_IN、N_IN从而可以获取各个方向上的信号输入，每个互联模块INT还包含东南西北四个方向的互联输出点E_OUT、S_OUT、W_OUT、N_OUT从而可以将信号输出到各个方向。在互联模块INT内部，不同的互联输入点和互联输出点之间经由开关盒达成所需的连接。
[0004]每个互联输出点与各个方向的互联输入点均连接，通过码流控制选择将其中一个互联输入点接收到的信号扇出到该互联输出点，如图1示出了四个方向的互联输入点E_IN、S_IN、W_IN、N_IN通过第一选择电路和缓冲电路U0与互联输出点E_OUT相连的示意图，第一选择电路根据接收到的四个控制信号C0、C1、C2、C3可以将其中一个互联输入点的信号扇出到E_OUT，实现设计目标。另外互联模块INT的每个互联输出点连接的第一选择电路的输出端还连接上拉电路PU，从而可以确保即便没有选中与其连接的任何一个互联输入点，仍有默认输出而不会出现电路浮置的现象，也即y0点非0也非1的情况。
[0005]FPGA内部的输入信号输入到一个互联模块INT的互联输入点并扇出到相应的互联输出点，输入信号连接驱动下拉电路，当该输入信号要驱动0时，该输入信号所连接的驱动下拉电路将互联模块INT内部导通的路径下拉到0，实现信号扇出。但如上介绍，互联模块INT的每个互联输出点处设置有上拉电路，上拉电路作为驱动下拉电路的负载，为了保证及时将信号0传输到互联输出点，输入信号连接驱动下拉电路的驱动能力需要够大以避免受上拉电路的影响。而且实际工作时，输入信号在输入到每个互联模块INT的互联输入点时可以扇出到该互联模块INT的多个互联输出点，因此在设计时需要保证输入信号所连接的驱动下拉电路的驱动能力要满足多扇出时的高负载要求。因此为了保证能够正常驱动，驱动下拉电路的驱动能力往往需要按照扇出数量上限值进行冗余设计，这不仅导致需要占用较大的电路面积，当在实际使用时并没有使用到这么多扇出数量时，也会导致不小的面积浪费和功耗浪费。

技术实现思路

[0006]本申请人针对上述问题及技术需求，提出了一种内置包含异构选择器的互联模块的FPGA，本申请的技术方案如下：
[0007]一种内置包含异构选择器的互联模块的FPGA，该FPGA中存在至少一个互联模块内
部内置异构选择器实现互联输入点与互联输出点之间的互连，互联模块中的互联输出点连接异构选择器中的第一选择电路，存在至少一个互联输出点还连接异构选择器中的第二选择电路；
[0008]与输入信号相连的互联输入点通过异构选择器同时与多个互联输出点之间形成多条导通路径，输入信号通过驱动下拉电路接地，且存在至少一条导通路径经由第二选择电路受控于第二码流段实现、其余导通路径经由第一选择电路受控于第一码流段实现；
[0009]第一选择电路的输入端连接互联输入点，第一选择电路的输出端通过上拉电路连接上拉电源，第一选择电路的输出端还通过缓冲电路连接相应的互联输出点；
[0010]第二选择电路的输入端连接互联输入点，第二选择电路的输出端通过缓冲电路连接相应的互联输出点。
[0011]其进一步的技术方案为，经由互联模块形成的、用于将输入信号同时扇出到多个互联输出点的多条导通路径中，经由第一选择电路实现的导通路径的数量不超过数量阈值N1。
[0012]其进一步的技术方案为，输入信号所连接的驱动下拉电路的驱动能力按照N1条经由第一选择电路实现的导通路径中的上拉电路的负载需求进行设计。
[0013]其进一步的技术方案为，输入信号连接到一个互联模块的互联输入点，则互联模块内部经由第一选择电路实现的用于传输输入信号的导通路径的数量不超过数量阈值N1；
[0014]或者，输入信号同时连接到多个互联模块的互联输入点，并经过各个互联模块内部形成的多条导通路径将输入信号同时扇出到多个互联模块的多个互联输出点，则与输入信号相连的所有互联模块内部经由第一选择电路实现的用于传输输入信号的导通路径的总数量不超过数量阈值N1。
[0015]其进一步的技术方案为，包含的输入端的数量在(2
P
‑1，2
P
]范围内的第一选择电路接收到的第一码流段包含P个码流位；包含Q个输入端的第二选择电路接收到的第二码流段包含Q个码流位；
[0016]在经由互联模块形成的、用于将输入信号同时扇出到多个互联输出点的N2条导通路径中，经由第一选择电路实现其中N1条导通路径，经由第二选择电路实现其余N2
‑
N1条导通路径。
[0017]其进一步的技术方案为，形成用于将输入信号同时扇出到多个互联输出点的多条导通路径的方法包括：
[0018]优先利用互联模块内部的第一选择电路实现用于将输入信号同时扇出的多条导通路径，当经由第一选择电路实现的导通路径的数量达到N1时，利用互联模块内部的第二选择电路实现其余的导通路径。
[0019]其进一步的技术方案为，一个互联输出点处同时连接第一选择电路和第二选择电路的结构包括：第一选择电路的输出端和第二选择电路的输出端均连接缓冲电路的输入端，缓冲电路的输出端连接互联输出点，第一选择电路的输出端还通过上拉电路连接上拉电源；互联模块中部分互联输入点与第一选择电路的各个输入端相连、其余部分互联输入点与第二选择电路的各个输入端相连。
[0020]其进一步的技术方案为，与同一个互联输出点相连的第一选择电路受控于第一码流段、将其中一个输入端与输出端之间的一条路径导通，形成经由第一选择电路实现的导
通路径，第二选择电路受控于第二码流段、控制所有输入端与输出端之间的路径均不导通；
[0021]或者，与同一个互联输出点相连的第二选择电路受控于第二码流段、将其中一个输入端与输出端之间的一条路径导通，形成经由第二选择电路实现的导通路径，第一选择电路受控于第一码流段、控制所有输入端与输出端之间的路径均不导通。
[0022]其进一步的技术方案为，互联模块的所有互联输出点分别同时连接第一选择电路和第二选择电路；
[0023]或者，互联模块的部分互联输出点分别同时连接第一选择电路和第二选择电路，其余部分互联输出点分别仅连接第一选择电路。
[0024]其进一步的技术方案为，第二选择电路基于一个或多个三态缓冲器构建，每个三态缓冲器的输入端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内置包含异构选择器的互联模块的FPGA，其特征在于，所述FPGA中存在至少一个互联模块内部内置异构选择器实现互联输入点与互联输出点之间的互连，所述互联模块中的互联输出点连接异构选择器中的第一选择电路，存在至少一个互联输出点还连接异构选择器中的第二选择电路；与输入信号相连的互联输入点通过所述异构选择器同时与多个互联输出点之间形成多条导通路径，所述输入信号通过驱动下拉电路接地，且存在至少一条导通路径经由第二选择电路受控于第二码流段实现、其余导通路径经由第一选择电路受控于第一码流段实现；所述第一选择电路的输入端连接所述互联输入点，所述第一选择电路的输出端通过上拉电路连接上拉电源，所述第一选择电路的输出端还通过缓冲电路连接相应的互联输出点；所述第二选择电路的输入端连接所述互联输入点，所述第二选择电路的输出端通过缓冲电路连接相应的互联输出点。2.根据权利要求1所述的FPGA，其特征在于，经由互联模块形成的、用于将所述输入信号同时扇出到多个互联输出点的多条导通路径中，经由所述第一选择电路实现的导通路径的数量不超过数量阈值N1。3.根据权利要求2所述的FPGA，其特征在于，所述输入信号所连接的驱动下拉电路的驱动能力按照N1条经由所述第一选择电路实现的导通路径中的上拉电路的负载需求进行设计。4.根据权利要求2所述的FPGA，其特征在于，所述输入信号连接到一个互联模块的互联输入点，则所述互联模块内部经由所述第一选择电路实现的用于传输所述输入信号的导通路径的数量不超过数量阈值N1；或者，所述输入信号同时连接到多个互联模块的互联输入点，并经过各个互联模块内部形成的多条导通路径将所述输入信号同时扇出到多个互联模块的多个互联输出点，则与所述输入信号相连的所有互联模块内部经由所述第一选择电路实现的用于传输所述输入信号的导通路径的总数量不超过数量阈值N1。5.根据权利要求2所述的FPGA，其特征在于，包含的输入端的数量在(2
P
‑1，2
P
]范围内的第一选择电路接收到的第一码流段包含P个码流位；包含Q个输入端的第二选择电路接收到的第二码流段包含Q个码流位；在经由互联模块形成的、用于将所述输入信号同时扇出到多个互联输出点的N2条导通路径中，经由所述第一选择电路实现其中N1条导通路...

【专利技术属性】
技术研发人员：单悦尔，徐彦峰，陈波寅，徐玉婷，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：