面向多硅片堆叠FPGA的大规模电磁暂态实时仿真系统与方法技术方案

一种面向多硅片堆叠FPGA的大规模电磁暂态实时仿真系统。所述系统包括顶层架构模板，元件计算HLS模板，元件存储模板，核心计算模板。顶层架构模板包含了系统的控制流、数据流和总线。元件计算HLS模板为各类电力元件计算模型的硬件模板；元件存储模板为电力元件计算参数存储单元；核心计算模板为整网电压电流计算单元。所述仿真方法在满足设计约束的前提下，对所述系统中模板的配置参数、多硅片FPGA系统布局以两阶段的方式进行搜索，以实现更小的仿真步长、减少多硅片堆叠FPGA大规模电磁暂态仿真系统的设计周期。态仿真系统的设计周期。态仿真系统的设计周期。

【技术实现步骤摘要】
面向多硅片堆叠FPGA的大规模电磁暂态实时仿真系统与方法


[0001]本专利技术涉及电磁暂态仿真领域，特别是一种面向多硅片堆叠FPGA的大规模电磁暂态实时仿真系统与方法。

技术介绍

[0002]电磁暂态仿真在电力系统的设计、分析与测试中起着重要作用。FPGA电磁暂态仿真系统是目前大规模电网实时仿真的主流仿真平台。随着电网的规模和复杂度的递增，对可编程硬件资源，片上存储资源以及高速IO接口的需求逐渐增加，多硅片堆叠的FPGA逐渐替代传统单芯片FPGA，出现在最新的电磁暂态实时仿真系统中。
[0003]FPGA电磁暂态实时仿真研究主要集中在三个方向，其一如文章《Real
‑
Time FPGA
‑
RTDS Co
‑
Simulator for Power Systems》重点在于提高实时仿真的电网规模，其二如文章《High performance computing engines for the FPGA
‑
bas ed simulation of the ULM》重点在于对适用FPGA实时仿真的元件进行精细化建模，其三如文章《Comprehensive real
‑
time hardware
‑
in
‑
the
‑
loop transi ent emulation of MVDC power distribution system on nuclear submarine》重点在于设计针对某些特定的电力电子系统的FPGA实时仿真器。
[0004]在FPGA电磁暂态实时仿真系统设计的领域，自动化设计方法还没有广泛的研究。文章《An automated FPGA real
‑
time simulator for power electroni cs and power systems electromagnetic transient applications》提出的自动化FPGA实时仿真器，将范围限制在该硬件架构的最大仿真规模和仿真元件种类的范围内，不支持新型电网的仿真。文章《A Hardware
‑
in
‑
the
‑
Loop Platfo rm for DC Protection》提出的基于C++的FPGA电力电子实时仿真器生成工具，采用纯HLS的实现思路，难以适用于大规模电网的仿真。
[0005]同时，随着集成电路规模的不断增大，对FPGA的可编程逻辑资源数量的需求不断提高，为了避免单片面积增大所带来的工艺复杂度提升与良率的降低，采用多硅片堆叠互连(Stacked Silicon Interconnect，SSI)技术来实现多个FPGA硅片的互连设计，从而利用多个FPGA硅片上的逻辑资源共同实现电路结构。然而，SSI技术为大规模电路在FPGA上的布线带来了更多挑战，例如跨硅片连线会天然产生额外的信号延迟，大型IP预先固定位置并在其固定位置附近消耗大量的可编程资源，可能导致局部布线拥塞，这些问题都将降低最终能达到的频率，并进一步延长设计时间。
[0006]综上所述，目前研究的不足可以总结为以下几个方面：
[0007]第一，现有的FPGA电磁暂态仿真系统的研究中，自动化设计方法的研究还较少，且没有考虑系统的优化，难以支持大规模电网的仿真。
[0008]第二，现有的电磁暂态仿真系统的设计方法，无法支持在多硅片堆叠FPGA上进行自动化布局与优化，限制了可使用逻辑资源的上限，难以达到更高的性能。

技术实现思路

[0009]鉴于现有FPGA电磁暂态仿真系统的缺陷，本专利技术提供一种面向多硅片堆叠FPGA的大规模电磁暂态实时仿真系统，在多硅片堆叠FPGA上，进行大规模电磁暂态实时仿真系统的自动化生成，在满足设计约束的前提下，完成仿真系统在多硅片堆叠FPGA上的布局，并最优化仿真步长。
[0010]本专利技术的技术解决方案如下：
[0011]本专利技术提供了一种面向多硅片堆叠FPGA的大规模电磁暂态实时仿真系统，包括顶层架构模板和RTL
‑
HLS混合硬件模板。其中顶层架构模板用于规定仿真系统的硬件结构，包含了系统的控制流、数据流和总线；RTL
‑
HLS混合硬件模板是顶层架构中各个模块的参数化实现，包含了元件计算HLS模板，元件存储模板和核心计算模板。
[0012]进一步地，顶层架构模板包括控制流、数据流和总线。其中控制流采用参数化计数器进行时序对齐，用于控制系统的运行和通信；数据流包括元件计算单元和核心计算单元，采用参数化进行产生，用于计算仿真电网的节点电压和电流；总线为元件存储模板的参数配置总线，作用在元件参数的初始化配置和计算数据的输出，用于元件存储模板与交互模块之间的通信。其中所述交互模块为上位机交互单元，用于与上位机交互仿真数据。
[0013]进一步地，RTL
‑
HLS混合硬件模板包括元件计算HLS模板、核心计算模板和元件存储模板。其中元件计算HLS模板用于计算各个电网元件的电流和电压值；核心计算模板用于计算整网电压电流；元件存储模板用于存储元件计算和核心计算的元件参数和网络参数。元件计算HLS模板会用到元件存储模板中的元件参数以及核心计算模板中的整网电压，核心计算模板会用到元件计算HLS模板计算得到的电流和电压值，并使用元件存储模板中的网络参数，计算出整网的电压电流。
[0014]进一步地，元件计算HLS模板采用统一的C代码框架，并通过HLS指令优化延时。
[0015]进一步地，元件存储模板深度位宽和端口可配。
[0016]进一步地，核心计算模板中加法树输入个数、矩阵向量乘参数可配。
[0017]本专利技术还提出了一种面向多硅片堆叠FPGA的大规模电磁暂态实时仿真方法，包括以下步骤：
[0018]步骤1：设计空间探索。通过解析器解析所述的仿真系统的设计约束，分析元件计算单元和核心计算单元延时的构成与可配置参数的多项式关系，得到仿真系统的设计空间；并通过计算时序关系建立评价探索结果的延时模型、资源消耗模型。
[0019]步骤2：使用启发式设计空间探索算法确定最优化下降方向，探索设计空间Ω1，迭代优化寻找满足设计约束和帕累托支配的设计空间作为候选Ω2。
[0020]步骤3：利用所述候选Ω2，针对多硅片堆叠FPGA建立基于图的系统模型。
[0021]步骤4：对图的系统模型进行多硅片FPGA的预布局，对布局结果进行资源与跨硅片连线优化和关键路径优化。
[0022]进一步地，步骤1包括以下具体步骤：
[0023]步骤1
‑
1：将模板作为设计空间Ω1的最基本单元，定义三个可探索参数：包括元件计算模型并行度向量pe、加法树并行度标量pa、乘累加阵列单元个数标量nmac，得到设计空间为：
[0024]Ω1＝{pe,pa,nmac}本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.面向多硅片堆叠FPGA的大规模电磁暂态实时仿真系统，其特征在于，包括：顶层架构模板，用于规定仿真系统的硬件结构，包含了系统的控制流、数据流和总线。RTL
‑
HLS混合硬件模板，是顶层架构中各个模块的参数化实现，包含了元件计算HLS模板，元件存储模板和核心计算模板。2.根据权利要求1所述的面向多硅片FPGA的大规模电磁暂态实时仿真系统，其特征在于，所述的顶层架构模板，包括：控制流，采用参数化计数器进行时序对齐，用于控制系统的运行和通信；数据流，包括元件计算单元和核心计算单元，采用参数化进行产生，用于计算仿真电网的节点电压和电流；总线，为元件存储模板的参数配置总线，作用在元件参数的初始化配置和计算数据的输出，用于元件存储模板与交互模块之间的通信，交互模块为上位机交互单元，用于与上位机交互仿真数据。3.根据权利要求1所述的面向多硅片FPGA的大规模电磁暂态实时仿真系统，其特征在于，所述的RTL
‑
HLS混合硬件模板，包括：元件计算HLS模板，用于计算各个电网元件的电流和电压值。核心计算模板，用于计算整网电压电流；元件存储模板，用于存储元件计算和核心计算的元件参数和网络参数。元件计算HLS模板会用到元件存储模板中的元件参数以及核心计算模板中的整网电压，核心计算模板会用到元件计算HLS模板计算得到的电流和电压值，并使用元件存储模板中的网络参数，计算出整网的电压电流。4.根据权利要求3所述的面向多硅片FPGA的大规模电磁暂态实时仿真系统，其特征在于，所述元件计算HLS模板，采用统一的C代码框架，并通过HLS指令优化延时。5.根据权利要求3所述的面向多硅片FPGA的大规模电磁暂态实时仿真系统，其特征在于，所述元件存储模板的深度位宽和端口可配。6.根据权利要求3所述的面向多硅片FPGA的大规模电磁暂态实时仿真系统，其特征在于，所述核心计算模板中加法树输入个数、矩阵向量乘参数可配。7.一种面向多硅片堆叠FPGA的大规模电磁暂态实时仿真方法，其特征在于，所述方法包括步骤如下：步骤1：设计空间探索：通过解析器解析所述的仿真系统的设计约束，分析元件计算单元和核心计算单元延时的构成与可配置参数的多项式关系，得到仿真系统的设计空间；并通过计算时序关系建立评价探索结果的延时模型、资源消耗模型；步骤2：使用启发式设计空间探索算法确定最优化下降方向，探索设计空间Ω1，迭代优化寻找满足设计约束和帕累托支配的设计空间作为候选Ω2；步骤3：利用所述候选Ω2，针对多硅片堆叠FPGA建立基于图的系统模型；步骤4：对图的系统模型进行多硅片FPGA的预布局，对布局结果进行资源与跨硅片连线优化和关键路径优化。8.根据权利要求7所述的面向多硅片堆叠FPGA的大规模电磁暂态实时仿真方法，其特征在于，所述步骤1，包括以下具体步骤：
1
‑
1)将模板作为设计空间Ω1的最基本单元，定义三个可探索参数：包括元件计算模型并行度向量pe、加法树并行度标量pa、乘累加阵列单元个数标量nmac，得到设计空间为：Ω1＝{pe,pa,nmac}其中，pe,pa,nmac均为自然数；1
‑
2)建立系统总延时模型T
total
...

【专利技术属性】
技术研发人员：王刚，贺光辉，牛琳琳，穆清，彭红英，毛荀，夏俊丽，王桢，吕凯，
申请(专利权)人：中国电力科学研究院有限公司，
类型：发明
国别省市：