FPGA布局方法、装置、电子设备和存储介质制造方法及图纸

本申请提供一种FPGA布局方法、FPGA布局装置、电子设备和计算机可读存储介质。FPGA包括多个可配置逻辑模块，可配置逻辑模块包括多个逻辑区，逻辑区内具有M个需要外部信号驱动的待布局单元和N个供外部信号输入的输入线，方法包括：当M小于或等于N时，将M个待布局单元布置在逻辑区内，并使外部信号通过M个输入线分别驱动M个待布局单元；当M大于N时，将N个待布局单元布置在逻辑区内，将M

【技术实现步骤摘要】
FPGA布局方法、装置、电子设备和存储介质


[0001]本专利技术涉及FPGA(Field Programmable Gate Array，现场可编程门阵列)设计
，特别涉及一种FPGA布局方法、FPGA布局装置、电子设备和计算机可读存储介质。

技术介绍

[0002]在FPGA中进行单元或元件的布局的技术是已知的。现有针对FPGA逻辑区的布局方法中，经常存在布线资源浪费的情况，当线路资源浪费时，FPGA元件之间的距离增加，会造成总体延时的增加，不利于FPGA性能的发挥。因此，本领域亟需能够提高FPGA面积利用率，降低总体延迟的FPGA布局方式。

技术实现思路

[0003]为此，本申请致力于提供一种FPGA布局方法、FPGA布局装置、电子设备和计算机可读存储介质，能够充分利用FPGA中的布线资源，提高FPGA面积利用率，降低总体延迟。
[0004]在一方面，本申请提供一种FPGA布局方法，FPGA包括多个可配置逻辑模块，可配置逻辑模块包括多个逻辑区，逻辑区内具有M个需要外部信号驱动的待布局单元和N个供外部信号输入的输入线，方法包括：当M小于或等于N时，将M个待布局单元布置在逻辑区内，并使外部信号通过M个输入线分别驱动M个待布局单元；当M大于N时，将N个待布局单元布置在逻辑区内，将M
‑
N个待布局单元布置在逻辑区外，并使外部信号通过N个输入线分别驱动N个待布局单元。
[0005]根据本申请一特别实施例，待布局单元包括寄存器和/或加法器。
[0006]根据本申请一特别实施例，输入线包括绕线和/或查找表。
[0007]根据本申请一特别实施例，待布局单元包括第一寄存器和加法器，输入线包括绕线和查找表，将M个待布局单元布置在逻辑区内，包括：将第一寄存器和加法器布置在逻辑区内。
[0008]根据本申请一特别实施例，使外部信号通过M个输入线分别驱动M个待布局单元，包括：使外部信号通过绕线驱动第一寄存器和加法器中的一个，并使外部信号通过查找表驱动第一寄存器和加法器中的另一个。
[0009]根据本申请一特别实施例，待布局单元包括第一寄存器、第二寄存器和加法器，输入线包括绕线和查找表，将N个待布局单元布置在逻辑区内，将M
‑
N个待布局单元布置在逻辑区外，包括：将第一寄存器和加法器布置在逻辑区内，将第二寄存器布置在逻辑区之外。
[0010]根据本申请一特别实施例，使外部信号通过N个输入线分别驱动N个待布局单元，包括：使外部信号通过绕线驱动第一寄存器和加法器中的一个，并使外部信号通过查找表驱动第一寄存器和加法器中的另一个。
[0011]在另一方面，本申请提供一种FPGA布局装置，FPGA包括多个可配置逻辑模块，可配置逻辑模块包括多个逻辑区，逻辑区内具有M个需要外部信号驱动的待布局单元和N个供外部信号输入的输入线，装置包括：第一布置模块，用于当M小于或等于N时，将M个待布局单元
布置在逻辑区内，并使外部信号通过M个输入线分别驱动M个待布局单元；第二布置模块，用于当M大于N时，将N个待布局单元布置在逻辑区内，将M
‑
N个待布局单元布置在逻辑区外，并使外部信号通过N个输入线分别驱动N个待布局单元。
[0012]在另一方面，本申请提供一种电子设备，包括：处理器；存储器；应用程序，应用程序存储在存储器中，并配置成由处理器执行，应用程序包括用于执行上述FPGA布局方法的指令。
[0013]在另一方面，本申请提供一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序用于执行上述FPGA布局方法。
[0014]根据本申请的FPGA布局方法、FPGA布局装置、电子设备和计算机可读存储介质，通过将尽可能多的需要外部信号驱动的元件放置在逻辑区内，使得逻辑区内的可供外部信号输入的线路资源得到充分发挥，这样的布局操作或设置能够使得FPGA元件的布局更加紧凑，有利于提高FPGA面积的利用率，避免线路资源被浪费的情况发生，从而降低总体延时。
附图说明
[0015]以下，结合附图详细描述本申请的具体实施方式，其中：
[0016]图1示出根据本申请一实施例的FPGA布局方法的流程示意图；
[0017]图2示出根据图1实施例的FPGA布局方法的应用对象的结构示意图；
[0018]图3示出根据本申请一实施例的FPGA布局装置的结构示意图；
[0019]图4示出根据本申请一实施例的电子设备的结构示意图。
具体实施方式
[0020]为了使本领域技术人员更加清楚地理解本申请的概念和思想，以下结合具体实施例详细描述本申请。应理解，本文给出的实施例都只是本申请可能具有的所有实施例的一部分。本领域技术人员在阅读本申请的说明书以后，有能力对下述实施例的部分或整体作出改进、改造、或替换，这些改进、改造、或替换也都包含在本申请要求保护的范围内。
[0021]在本文中，术语“一”、“一个”和其它类似词语并不意在表示只存在一个所述事物，而是表示有关描述仅仅针对所述事物中的一个，所述事物可能具有一个或多个。在本文中，术语“包含”、“包括”和其它类似词语意在表示逻辑上的相互关系，而不能视作表示空间结构上的关系。例如，“A包括B”意在表示在逻辑上B属于A，而不表示在空间上B位于A的内部。另外，术语“包含”、“包括”和其它类似词语的含义应视为开放性的，而非封闭性的。例如，“A包括B”意在表示B属于A，但是B不一定构成A的全部，A还可能包括C、D、E等其它元素。
[0022]在本文中，术语“第一”、“第二”和其它类似词语并不意在暗示任何顺序、数量和重要性，而是仅仅用于对不同的元件进行区分。在本文中，术语“实施例”、“本实施例”、“一实施例”、“一个实施例”并不表示有关描述仅仅适用于一个特定的实施例，而是表示这些描述还可能适用于另外一个或多个实施例中。本领域技术人员应理解，在本文中，任何针对某一个实施例所做的描述都可以与另外一个或多个实施例中的有关描述进行替代、组合、或者以其它方式结合，所述替代、组合、或者以其它方式结合所产生的新实施例是本领域技术人员能够容易想到的，属于本申请的保护范围。
[0023]在本申请各实施例中，FPGA布局可以是指FPGA设计中的一个步骤。FPGA设计通常
包括前端设计和后端设计；前端设计可以包括RTL(Register Transfer Level,寄存器传输级)设计、验证、静态时序分析、覆盖率和逻辑综合；后端设计可以包括逻辑综合、形式验证、物理实现(包括布局规划(floor plan)、布局(place)和布线(route))、时钟树综合、寄生参数提取和版图物理验证。例如，FPGA设计可以包含功能定义、器件选型、设计输入、功能仿真、综合优化、综合后仿真、布局、布线、后仿真、板级仿真以及FPGA编程与调试等主要步骤。
[0024]在本申请各实施例中，FPGA布局可以是指摆放标准单元、I/O pad、宏单元来实现整个电路逻辑。例如，F本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA布局方法，所述FPGA包括多个可配置逻辑模块，所述可配置逻辑模块包括多个逻辑区，所述逻辑区内具有M个需要外部信号驱动的待布局单元和N个供外部信号输入的输入线，所述方法包括：当M小于或等于N时，将M个所述待布局单元布置在所述逻辑区内，并使外部信号通过M个所述输入线分别驱动M个所述待布局单元；当M大于N时，将N个所述待布局单元布置在所述逻辑区内，将M
‑
N个所述待布局单元布置在所述逻辑区外，并使外部信号通过N个所述输入线分别驱动N个所述待布局单元。2.根据权利要求1所述的FPGA布局方法，其中，所述待布局单元包括寄存器和/或加法器。3.根据权利要求1所述的FPGA布局方法，其中，所述输入线包括绕线和/或查找表。4.根据权利要求1所述的FPGA布局方法，其中，所述待布局单元包括第一寄存器和加法器，所述输入线包括绕线和查找表，所述将M个所述待布局单元布置在所述逻辑区内，包括：将所述第一寄存器和所述加法器布置在所述逻辑区内。5.根据权利要求4所述的FPGA布局方法，其中，所述使外部信号通过M个所述输入线分别驱动M个所述待布局单元，包括：使外部信号通过所述绕线驱动所述第一寄存器和所述加法器中的一个，并使外部信号通过所述查找表驱动所述第一寄存器和所述加法器中的另一个。6.根据权利要求1所述的FPGA布局方法，其中，所述待布局单元包括第一寄存器、第二寄存器和加法器，所述输入线包括绕线和查找表，所述将N个所述待布局单元布置在所述逻辑区内，将M...

【专利技术属性】
技术研发人员：罗钧，蒋中华，王海力，
申请(专利权)人：京微齐力北京科技股份有限公司，
类型：发明
国别省市：