一种基于FPGA的射频脉冲生成方法及装置制造方法及图纸

本发明专利技术提供的一种基于FPGA的射频脉冲生成方法及装置，该方法：根据FPGA的RAM资源分布情况，确定FPGA中各个用于传输波形数据的高速数据传输接口的位置，并使每个用于传输波形数据的高速数据传输接口以就近原则获取预设容量的RAM资源；然后，以时序优先为布线策略，对FPGA中用于传输波形数据的高速数据传输接口及其对应的RAM资源进行布线优化，使FPGA的逻辑时序收敛；最后，将RAM资源内缓存波形数据经高速数据传输接口输出，并通过数模转换器和射频前端单元生成射频脉冲信号；因此，本发明专利技术能够解决FPGA在多路大容量RAM并发输出波形数据时，出现逻辑时序不收敛的问题。出现逻辑时序不收敛的问题。出现逻辑时序不收敛的问题。

【技术实现步骤摘要】
一种基于FPGA的射频脉冲生成方法及装置


[0001]本专利技术涉及量子测控
，特别涉及一种基于FPGA的射频脉冲生成方法及装置。

技术介绍

[0002]量子计算机的工作原理为：通过量子测控系统对量子芯片上制备的量子比特Qubit进行操控，实现某种量子算法，并通过量子测控系统读取量子比特的测量输出而获得计算的结果。其中，量子测控系统主要由低噪声精密电压单元、脉冲发生单元、射频脉冲单元、反射测量单元、高精密微波源等多个功能单元来构成测控通道，每个测控通道用于对应一个量子比特的操控与测量。而为了实现更多量子比特的量子计算，就必须要求量子测控系统具有足够多的测控通道，来支持更多量子比特的操控与测量。
[0003]其中，射频脉冲单元产生一路射频脉冲信号的原理如图1所示，将波形数据缓存至RAM，然后会根据触发信号，将RAM中缓存的波形数据输出至数模转换器(DAC)，DAC根据波形数据实时产生波形信号，最后由射频前端单元(RF)根据DAC输出的波形信号生成相应地射频脉冲信号。那么，若要支持更多量子比特的操控，则需要大量的RAM资源。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的射频脉冲生成方法，其特点在于，包括以下步骤：S1：根据FPGA的RAM资源分布情况，确定所述FPGA中用于传输波形数据的高速数据传输接口的位置，使每个用于传输波形数据的高速数据传输接口以就近原则获取预设容量的RAM资源；S2：以时序优先为布线策略，对所述FPGA中用于传输波形数据的高速数据传输接口及其对应的RAM资源进行布线优化，并使所述FPGA的逻辑时序收敛；S3：将每路射频脉冲信号的波形数据分别缓存至用于传输该路射频脉冲信号的波形数据的高速数据传输接口对应的RAM资源；S4：根据触发信号的触发控制，每个用于传输波形数据的高速数据传输接口读取其对应的RAM资源内缓存的波形数据，并输出至其对应的数模转换器；每个所述数模转换器将其基于输入的波形数据而生成相应的波形信号输出至其对应的射频前端单元，以生成相应的射频脉冲信号。2.如权利要求1所述的基于FPGA的射频脉冲生成方法，其特点在于，步骤S2中，判断所述FPGA的逻辑时序是否收敛的方式为：获取时序参考分析采用的时钟CLK0输入至所述FPGA的外部走线延时，时钟CLK0到达所述FPGA内部时序路径上第一个REG的D端的第一内部走线延时，以及，时钟CLK0在所述FPGA内部时序路径上任意两个相邻的REG之间的第二内部走线延时；若所述外部走线延时与所述第一内部走线延时的总延时小于时钟CLK0的时钟周期，且所述第二内部走线延时小于时钟CLK0的时钟周期，则所述FPGA的逻辑时序收敛，否则，所述FPGA的逻辑时序不收敛。3.如权利要求2所述的基于FPGA的射频脉冲生成方法，其特点在于，两个相邻REG之间的所述第二内部走线延时大于时钟CLK0的时钟周期，则在所述两个相邻REG之间增加一级REG。4.如权利要求1所述的基于FPGA的射频脉冲生成方法，其特点在于，步骤S2中，当所述FPGA的逻辑时序收敛时，采用LockRegion方式锁定所述FPGA中各个用于传输波形数据的高速数据传输接口及其对应的所述RAM资源的当前布线方式。5.如权利要求1所述的基于FPGA的射频脉冲生成方法，其特点在于，所述高速数据传输接口为JESD2...

【专利技术属性】
技术研发人员：徐超，曾耿华，韩笑，王渊，黄鑫隆，肖鹏，高佳乐，丁俊洪，
申请(专利权)人：成都中微达信科技有限公司，
类型：发明
国别省市：