用于制造半导体器件的再生基准的方法和系统技术方案

一种形成再生长基准的方法，包括：提供具有器件区和对准标记区的III

【技术实现步骤摘要】
用于制造半导体器件的再生基准的方法和系统
[0001]相关申请的交叉引用
[0002]本申请要求于2022年1月18日提交的美国临时申请第63/300,572号的权益，该美国临时申请的内容通过引用其整体并入本文，以用于所有目的。

技术介绍

[0003]在半导体器件的制造中，通常需要一系列的光刻步骤。因此，为了在先前处理层与当前层之间提供对准，可以在处理的层中将一个或多个基准(也称为对准标记)形成为形貌台阶或凹陷。可以在形貌特征上方形成保护层(例如，氧化硅)，以便防止在后续工艺中对基准(对准标记)的损坏。然而，保护层将限制基准的分辨率并增加成本和处理时间。
[0004]例如，一些半导体制造工艺需要基准(即对准标记)，其需要至少一个并且有时需要两个或更多个附加的掩蔽步骤。附加的基准和相关的处理增加了加工成本、周期时间和工艺流的潜在缺陷。因此，本领域需要改进与基准相关的方法和系统。

技术实现思路

[0005]本专利技术总体上涉及在半导体处理期间(例如在用于制造再生长场效应晶体管(FET)的工艺流期间)制造基准或对准标记。这些再生长基准可以用作对准标记，并且与常规技术相比容许再生长工艺中的变化。
[0006]如本文所述的，本专利技术的各个实施例提供了形成对准标记的方法和具有这种对准标记的半导体器件。特别地，在一些半导体制造工艺中，在工艺中的某些步骤中，半导体的表面可以被制成大致平坦的。该工艺是用于形成嵌入在现有图案内的半导体层选择性区域再生长。在US9,117,839(Kizilyalli等人)中给出了这种提供大致平坦表面的再生长的示例。在这种选择性区域再生长工艺中，希望能够同时形成具有相对于平坦的再生长表面的形貌起伏的对准结构。
[0007]如下面更全面描述的，本专利技术的各个实施例能够通过图案化和蚀刻硬掩模的组合来形成再生长基准。本文所述的方法和系统提供了均匀的再生长，从而抵消了再生长工艺中的变化。随后的光刻层可以使用这些再生长的基准来进行对准。
[0008]尽管在一些实施例中讨论了与制造半导体电子器件(特别是针对光刻曝光工具)期间的半导体工艺流相关的用作对准标记的部件的再生长基准，但本专利技术并不要求这一点，并且本文讨论的再生长基准可应用于利用光学图案识别的各种应用中，包括覆盖测量工具、缺陷扫描工具、度量工具、晶片测试器等等。
[0009]与常规技术相比，通过本专利技术可以获得许多益处。例如，本专利技术的各个实施例提供了包括多个再生长基准的对准标记，其容许再生长变化，同时不向制造工艺流添加额外的步骤。将结合以下文本和附图来更详细地描述本专利技术的这些和其它实施例以及其许多优点和特征。
附图说明
[0010]图1是根据本专利技术实施例的图案化的硬掩模层的平面图，所述图案化的硬掩模层包括器件区中的鳍片布局和对准标记区中的对准标记掩模布局。
[0011]图2A是根据本专利技术实施例的沿图1的线A
‑
A截取的图案化的硬掩模层的部分截面图。
[0012]图2B是根据本专利技术实施例的图案化沟槽的形成的部分截面图。
[0013]图2C是根据本专利技术实施例的器件区和对准标记区中的再生长的部分截面图。
[0014]图2D是根据本专利技术实施例的在去除硬掩模之后的器件区和对准标记区的部分截面图。
[0015]图3A是根据本专利技术实施例的器件区中的鳍片掩模区域和对准标记区中的对准标记掩模区域的平面图。
[0016]图3B是示出了随图2D所示的再生长基准组的位置变化的光学对比度的简化曲线图。
[0017]图4是示出了在形成集成电路期间在根据本专利技术实施例的半导体晶片上形成再生长基准(即，构成对准标记的再生长基准)的方法的简化流程图。
[0018]图5是根据本专利技术实施例的对准标记区中的再生长基准的平面图。
[0019]图6是根据本专利技术可替代实施例的再生长对准标记结构的平面图。
[0020]图7A和图7B分别是根据本专利技术第一实施例的用于X对准标记组和Y对准标记组的再生长基准的平面图。
[0021]图7C和图7D分别是根据本专利技术第二实施例的用于X对准标记组和Y对准标记组的再生长基准的平面图。
[0022]图7E和图7F分别是根据本专利技术第三实施例的用于X对准标记组和Y对准标记组的再生长基准的平面图。
[0023]图8A和图8B分别是根据本专利技术第四实施例的用于X对准标记组和Y对准标记组的再生长基准的平面图。
[0024]图8C和图8D分别是根据本专利技术第五实施例的用于X对准标记组和Y对准标记组的再生长基准的平面图。
[0025]图8E和图8F分别是根据本专利技术第六实施例的用于X对准标记组和Y对准标记组的再生长基准的平面图。
[0026]图9A和图9B分别是根据本专利技术第七实施例的用于X对准标记组和Y对准标记组的再生长基准的平面图。
具体实施方式
[0027]一些半导体器件包括一层或多层外延生长的半导体材料。选择性区域金属有机化学气相沉积(SA
‑
MOCVD)是用于垂直型鳍片场效应晶体管(FinFET)器件的制造方法之一。
[0028]图1是根据本专利技术实施例的图案化的硬掩模层的平面图，所述图案化的硬掩模层包括器件区中的鳍片布局和对准标记区中的对准标记掩模布局。图1呈现了在制造FinFET期间所使用的较大掩模的一部分。制造半导体器件的方法可以包括提供半导体衬底(例如III族氮化物衬底)。在一个实施例中，III族氮化物衬底是n型氮化镓(GaN)衬底，在该衬底
上生长有n型GaN外延层、具有渐变掺杂剂浓度的第二n型GaN外延层、以及具有比第一外延层更高的掺杂剂浓度的第三n型GaN外延层。该方法还包括在半导体衬底上形成图案化的硬掩模层。除了GaN衬底之外，还可以使用适于支持再生长的其它衬底，包括碳化硅(SiC)上GaN、硅上GaN等。
[0029]如图1所示，图案化的硬掩模层100具有器件区110和对准标记区120，所述器件区110包括与将由硬掩模保护的鳍片相对应的多个鳍片掩模区域112，对准标记区120包括由对准标记开口124分开的多个对准标记掩模区域122。多个鳍片掩模区域112由开口114分开。在一些实施例中，鳍片掩模区域112之间的多个开口114各自具有约1.8μm的宽度，鳍片掩模区域112各自具有约0.2μm的宽度，且从两个相邻开口114的从中心到中心测量的间距为约2.0μm。
[0030]在一些实施例中，多个对准标记开口124各自可以具有范围在约0.1μm至约1.0μm的宽度，例如0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1.0μm或大于1.0μm。多个对准标记掩模区域122各自具有范围在约0.1μm至约2.0μm的宽度，例如0.1μm、0.2μm、0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1.0μm、1.5μm、2.0μm或大于2.0μm。在一些实施例中，提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成再生长基准的方法，所述方法包括：提供具有器件区和对准标记区的III
‑
V族化合物衬底，其中所述III
‑
V族化合物衬底由处理表面表征；形成硬掩模层，所述硬掩模层具有在所述器件区中的第一组开口和在所述对准标记区中的第二组开口，所述第一组开口暴露所述III
‑
V族化合物衬底的所述处理表面的第一表面部分，所述第二组开口暴露所述III
‑
V族化合物衬底的所述处理表面的第二表面部分；使用作为掩模的硬掩模层来蚀刻所述III
‑
V族化合物衬底的所述第一表面部分和所述第二表面部分，以形成多个沟槽；以及在所述沟槽中外延再生长半导体层，以在所述对准标记区中在所述III
‑
V族化合物衬底的所述处理表面上方形成延伸到预定高度的再生长基准。2.根据权利要求1所述的方法，其中，所述III
‑
V族化合物衬底包括GaN衬底和多个外延III
‑
V族层。3.根据权利要求1所述的方法，其中，所述沟槽各自具有约0.8μm的深度。4.根据权利要求1所述的方法，其中，所述器件区中的沟槽各自具有约2μm的宽度。5.根据权利要求1所述的方法，其中，所述再生长基准的宽度在0.1μm至1μm之间，并且所述再生长基准的间距在0.2μm至1.2μm之间。6.根据权利要求5所述的方法，其中，所述宽度在0.4μm至0.6μm之间，并且所述间距在0.5μm至1.2μm之间。7.根据权利要求1所述的方法，其中，所述器件区中的沟槽由第一间距表征，并且所述再生长基准由小于所述第一间距的第二间距表征。8.根据权利要求1所述的方法，其中，所述对准标记区中的再生长基准组形成对准标记。9.根据权利要求1所述的方法，其中，所述再生长基准是细长的，并且所述再生长基准的长度平行于所述III
‑
V族化合物衬底的m面。10.根据权利要求1所述的方法，其中，所述第一组开口包括彼此平行布置的细长开口阵列，所述细长开口阵列被配置用于形成多个半导体鳍片。11.根据权利要求10所述的方法，其中，所述细长开口各自具有在约0.2μm至约0.3μm范围内的宽度，在约10μm至约1000μm范围内的长度，并且两个相邻细长开口之间的间距在约1.9μm至约10μm的范围内。12.根据权利要求1所述的方法，其中，所述III
‑
V族化合物衬底包括n
‑
GaN外延层，并且所述半导体层包括p
‑
GaN外延层。13.根据权利要求1所述的方法，其中，外延再生长所述半导体层在所述对准标记区中是自限制的。14.一种半导体器件，包括：III
‑
V族化合物衬底，其包括器件区和对准标记区，所述对准标记区包括多个基准沟槽；在所述器件区中的多个电子器件；和在所述对准标记区中的多个再生长基准，其中所述多个再生长基准中的每一者设置在所述多个基准沟槽中的一者中。
15.根据权利要求14所述的半导体器件，其中，所述多个再生长基准中的每一者包括在所述III
‑
V族化合物衬底的表面上方延伸的突起部分。16.根据权利要求15所述的半导体器件，其中，所述突起部分具有等腰三角形或梯形的形状，其中在截面...

【专利技术属性】
技术研发人员：卡提克，
申请(专利权)人：新时代电力系统有限公司，
类型：发明
国别省市：