上电复位电路制造技术

本发明专利技术提供了一种上电复位电路，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；第一PMOS管的源极连接电源，栅极连接第二PMOS管的漏极，漏极连接第一NMOS管的漏极、第二PMOS管的栅极和第三NMOS管的栅极；第二PMOS管的源极连接电源，漏极连接第三NMOS管的漏极和第四NMOS管的漏极，并且输出复位信号；第一NMOS管的栅极连接电源，源极连接第二NMOS管的漏极；第二NMOS管的漏极和栅极连接，源极接地；第三NMOS管的源极接地；第四NMOS管的栅极和源极接地。本发明专利技术实现了静态功耗为零的上电复位电路。并且，还减少了电路的面积。减少了电路的面积。减少了电路的面积。

【技术实现步骤摘要】
上电复位电路


[0001]本专利技术涉及电路
，尤其是涉及一种上电复位电路。

技术介绍

[0002]上电复位电路通过检测电源电压变化来控制整个系统进入初始工作状态。当电源电压从零电平上升到正常工作电压时，上电复位信号产生一个标准的脉冲信号对系统电路进行复位，使系统电路做好接收信号和处理信号的准备，并开始进入正常工作状态。
[0003]现有技术的上电复位电路如图1，上电复位电路包括：第一电阻R0、第二电阻R1、第三电阻R2、NMOS管NM0和反相器INV0。第二电阻R1的第一端连接电压VDD，第二电阻R1的第二端连接第一电阻R0的第一端，同时第二电阻R1的第二端还连接NMOS管NM0的栅极端，第一电阻R0的第二端接地。NMOS管的源端接地，漏端接第三电阻R2的第二端，第三电阻R2的第一端接电压VDD。第三电阻R2的第二端还连接反相器INV0的输入端，反相器INV0的输出端输出复位信号。第二电阻R1的第二端的电压为第一电阻R0和第二电阻R1的分压，即Vnet0＝VDD*R0/(R0+R1)，其中，Vnet0为第二电阻R1的第二端的电压，也为输入NMOS管栅极端的电压。R0为第一电阻R0的阻值，R1为第二电阻R1的阻值。上电过程中，电压VDD逐渐升高。上电过程中的前半段，第二电阻R1的第二端的电压小于NMOS管NM0的阈值电压时，NMOS管NM0关断。当第二电阻R1的第二端的电压大于或等于NMOS管NM0的阈值电压后，第三电阻R2的第二端的电压为0，复位信号RSTB翻转为电压VDD，从而实现对后续系统的复位。
[0004]然而，该电路的复位信号依赖于R0与R0和R1之和的分压，且存在从电源到地的直流通路，因此，实现低功耗上电复位电路要求R0、R1和R3的值均较大，即要求第一电阻R0、第二电阻R1和第三电路R2的电阻阻值均较大，所以要求需要大量的或者大面积的电阻来满足上电复位电路。导致电路面积较大。

技术实现思路

[0005]本专利技术的目的在于提供一种上电复位电路，在可以提供静态功耗为零的上电复位电路的同时，还可以减少上电复位电路的电路面积。
[0006]为了达到上述目的，本专利技术提供了一种上电复位电路，包括：
[0007]第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；
[0008]所述第一PMOS管的源极连接电源，栅极连接所述第二PMOS管的漏极，漏极连接所述第一NMOS管的漏极、第二PMOS管的栅极和第三NMOS管的栅极；
[0009]所述第二PMOS管的源极连接电源，漏极连接第三NMOS管的漏极和第四NMOS管的漏极，并且输出复位信号；
[0010]所述第一NMOS管的栅极连接电源，源极连接第二NMOS管的漏极；
[0011]所述第二NMOS管的漏极和栅极连接，源极接地；
[0012]所述第三NMOS管的源极接地；
[0013]所述第四NMOS管的源极和栅极接地。
[0014]可选的，在所述的上电复位电路中，所述电源的电压小于所述第一NMOS管和第二NMOS管的阈值电压之和时，所述第一NMOS管和所述第二NMOS管均关断，所述复位信号为低电平。
[0015]可选的，在所述的上电复位电路中，所述第一PMOS管导通，所述第二PMOS管关断，所述第三NMOS管导通，所述第四NMOS管关断。
[0016]可选的，在所述的上电复位电路中，所述电源的电压大于或等于所述第一NMOS管和第二NMOS管的阈值电压之和时，所述第一NMOS管和所述第二NMOS管均导通，所述复位信号为高电平。
[0017]可选的，在所述的上电复位电路中，所述第一PMOS管关断，所述第二PMOS管导通，所述第三NMOS管关断，所述第四NMOS管关断。
[0018]可选的，在所述的上电复位电路中，还包括整形输出电路，所述整形输出电路连接第二PMOS管的漏极，用于对所述复位信号的波形进行整形。
[0019]可选的，在所述的上电复位电路中，所述整形输出电路包括：第一反相器和第二反相器，所述第一反相器用于对所述复位信号进行反向处理，以输出复位信号的反向信号，所述第二反相器用于对所述复位信号的反向信号进行反向处理，以输出整形后的复位信号。
[0020]可选的，在所述的上电复位电路中，所述第一反相器包括：
[0021]第五PMOS管和第五NMOS管；
[0022]所述第五PMOS管的源极连接电源，栅极连接所述复位信号，并且还连接所述第五NMOS管的栅极，所述第五PMOS管的漏极连接所述第五NMOS管的漏极，并且输出复位信号的反向信号；
[0023]所述第五NMOS管的源极接地。
[0024]可选的，在所述的上电复位电路中，所述第二反相器包括：
[0025]第六PMOS管和第六NMOS管；
[0026]所述第六PMOS管的源极连接电源，栅极连接所述复位信号的反向信号，并且还连接所述第六NMOS管的栅极，漏极连接所述第六NMOS管的漏极并且输出整形后的复位信号；
[0027]所述第六NMOS管的源极接地。
[0028]在本专利技术提供的上电复位电路中，通过第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的组合输出可以用于复位的复位信号。在上电复位电路工作的时候，电路中不存在电源对地的直流通路，从而实现了静态功耗为零的上电复位电路。并且，相对于大电阻或大面积电阻，采用的PMOS管和NMOS管实现上电复位，还减少了电路的面积。
附图说明
[0029]图1是现有技术的上电复位电路的电路图；
[0030]图2是本专利技术实施例的上电复位电路的电路图；
[0031]图3是电源信号和复位信号的仿真图；
[0032]图4是电源信号和电流信号的仿真图；
[0033]图中：MP1
‑
第一PMOS管、MP2
‑
第二PMOS管、MP5
‑
第五PMOS管、MP6
‑
第六PMOS管、MN1
‑
第一NMOS管、MN2
‑
第二NMOS管、MN3
‑
第三NMOS管、MN4
‑
第四NMOS管、MN5
‑
第五NMOS管、MN6
‑
第
六NMOS管。
具体实施方式
[0034]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0035]在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上电复位电路，其特征在于，包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；所述第一PMOS管的源极连接电源，栅极连接所述第二PMOS管的漏极，漏极连接所述第一NMOS管的漏极、第二PMOS管的栅极和第三NMOS管的栅极；所述第二PMOS管的源极连接电源，漏极连接第三NMOS管的漏极和第四NMOS管的漏极，并且输出复位信号；所述第一NMOS管的栅极连接电源，源极连接第二NMOS管的漏极；所述第二NMOS管的漏极和栅极连接，源极接地；所述第三NMOS管的源极接地；所述第四NMOS管的源极和栅极接地。2.如权利要求1所述的上电复位电路，其特征在于，所述电源的电压小于所述第一NMOS管和第二NMOS管的阈值电压之和时，所述第一NMOS管和所述第二NMOS管均关断，所述复位信号为低电平。3.如权利要求2所述的上电复位电路，其特征在于，所述第一PMOS管导通，所述第二PMOS管关断，所述第三NMOS管导通，所述第四NMOS管关断。4.如权利要求1所述的上电复位电路，其特征在于，所述电源的电压大于或等于所述第一NMOS管和第二NMOS管的阈值电压之和时，所述第一NMOS管和所述第二NMOS管均导通，所述复位信号为高电平。5.如权利要求4所述的上电复...

【专利技术属性】
技术研发人员：张丽颖，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：