等离子平板显示器驱动芯片用高压器件制造技术

等离子平板显示器驱动芯片用高压器件，属于半导体功率器件领域。在衬底、埋氧层和ＳＯＩ层上建立高压ｐＬＤＭＯＳ器件、高压ｎＬＤＭＯＳ器件和高压ｎＬＩＧＢＴ器件，用深槽介质隔离区分开。处于衬底和ＳＯＩ层中间的埋氧层和深槽介质隔离区实现了器件和低压逻辑电路的全介质隔离。ＳＯＩ层的厚度为８～１５μｍ，可以满足器件高耐压的要求，与薄层ＳＯＩ技术相比自热效应得到明显的缓解，且ｎＬＩＧＢＴ器件具有低的导通电阻。这组基于厚层ＳＯＩ的等离子平板显示器驱动芯片用高压器件充分利用了ＳＯＩ技术的低漏电、占用芯片面积小、高速、高集成度、低功耗的特点，满足了大尺寸等离子平板显示器的发展需求。

【技术实现步骤摘要】

本专利技术属于半导体功率器件
，主要应用于PDP(Plasma Display Pand)等离子 平板显示器驱动芯片。
技术介绍
等离子显示器以其出众的图像效果、独特的数字信号直接驱动方式而成为优秀的视频 显示设备和高清晰的电脑显示器，是目前大型壁挂式电视、HDTV(High Definition Television) 和大型多媒体显示屏的发展趋势。相比液晶面板，等离子面板能以更少的工序、更快的时 间、更低的设备投资完成同等产能产品的制造，并且具有视角宽、寿命长、刷新速度快、 光效及亮度高、易于制作大屏幕，工作温度范围宽等许多优良特性。随着等离子平板显示 器朝大尺寸和高分辨率方向发展，单个屏幕所需的驱动芯片数目显著增加，这就对驱动芯 片提出了多输出和紧縮芯片面积的需要。在PDP驱动芯片中高压器件占据了芯片的绝大部 分面积，并且相对于逻辑电路具有很大的功耗，因此PDP驱动芯片中的高压器件设计尤为 关键。文献(1) Kenya Kobayashi, Hiroshi Yanagigawa， Kazuhisa Mori， Shuichi Yamanaka, Akira Fujiwara. High Voltage SOI CMOS IC Technology for Driving Plasma Display Panels. Proceedings of 1998 International Symposium on Power Semiconductor Devices and ICs, Vol.10: 141-144，采用硅基自隔离技术，在体硅材料上集成了高压NMOS(HV-NMOS)和高压PMOS (HV-PMOS)器件，如图1所示。其中，l是p衬底，4是HV-NMOS n型漂移区，9是 HV-NMOS n+漏区，7是HV-NMOS n+源区，5是HV-NMOS源区p+阱接触区，5和7被包 围在HV-NMOS源区p阱6中，8是HV-NMOS栅氧化层。2是深n阱，3是HV-PMOS p 型漂移区，13是HV-PMOS p+漏区，11是HV-PMOS p+源区，10是深n阱n+阱接触区， 12是HV-PMOS厚栅氧化层。HV-PMOS栅氧化层12较厚，可以承受高的栅源电压VGS， 满足电平位移电路对HV-PMOS栅源间耐高压的要求。14是场氧化层，16是多晶硅栅极， 15是源极金属，17是漏极金属，18是金属前介质。然而由于HV-NMOS和HV-PMOS采 用硅基自隔离技术，具有很大的PN结隔离面积，且存在由p型漂移区3、深n阱2和p 衬底1构成的寄生PNP管开启的可能。此外，随着温度的升高反偏PN结的泄漏电流会急 剧增加，增加了器件的功耗，并易导致由HV-NMOSn型漂移区4、 p衬底l、深n阱2和 HV-PMOS p型漂移区3构成的寄生晶闸管开启。
技术实现思路
本专利技术目的在于提供一组基于厚层SOI材料的等离子平板显示器驱动芯片用高压器件。 由于体硅技术采用PN结隔离，寄生效应严重，不易实现IGBT的单片集成。高端IGBT由 于器件阴极会工作在高电位，因此较低端IGBT相比更难集成于体硅技术中。本专利技术中的SOI 技术采用全介质隔离，可实现高耐压、低导通电阻的IGBT单片集成，避免体硅技术所带来 的泄漏电流大、芯片面积大、寄生效应严重、同衬底各个电路单元间相互影响等缺点。利用 LIGBT作为输出管的等离子平板显示器驱动芯片具有负载能力强、导通损耗小等优点。同时 厚层SOI材料可以满足器件高耐压的要求，与薄层SOI技术相比自热效应得到明显缓解，且 IGBT具有更低的导通电阻。这组基于厚层SOI材料的等离子平板显示器驱动芯片用高压器 件充分利用了SOI技术的低漏电、占用芯片面积小、高速、高集成度、低功耗的特点，满足 了大尺寸PDP的发展需求。本专利技术提供的基于厚层SOI材料的等离子平板显示器驱动芯片用高压器件，其具体结构 如图2所示，包括衬底l、埋氧层2、 SOI层3，在SOI层3上建立的高压pLDMOS器件 (p-channel Lateral Double-diffused MOSFET) 50、高压nLDMOS器件(n-channel Lateral Double-diffiised MOSFET) 51和高压nLIGBT器件(n-channel Lateral Insulated Gate Bipolar Transistor) 52。埋氧层2处于衬底1和SOI层3中间，SOI层3的厚度为8 15pm。高压 pLDMOS 50、高压nLDMOS 51和高压nLIGBT 52通过深槽介质隔离区4分开。由于本专利技术中采用了厚层SOI材料，因此可以采用深槽介质隔离实现器件的介质隔离。 如图2所示，深槽介质隔离区4由侧壁二氧化硅层43、槽内填充物41以及场氧化层42构成。 场氧化层42位于侧壁二氧化硅层43和槽内填充物41的上方。根据隔离岛间耐压不同，不 同器件间可采用单槽隔离、双槽隔离或多槽隔离的方式来实现高压器件或高低压器件间的电 气隔离。在双槽隔离或多槽隔离时，深槽介质隔离区4之间是SOI层34。所述高压pLDMOS器件50由n型SOI层30、 p型漂移区8、 p+漏区9、 n型体区10、 p+源区7、 n+体接触区6、栅氧化层503、场氧化层501、多晶硅栅极507、源极金属505、 漏极金属502和层间介质509构成。部分n型体区10上具有栅氧化层503，为满足等离子平 板显示器驱动芯片电平位移电路对pLDMOS栅极和源极间耐高压的要求，栅氧化层503的 厚度为100nm 650nm 。场氧化层501处于多晶硅栅极507和p型漂移区8之间。部分多 晶硅栅极507位于层间介质509和栅氧化层503之间。p+漏区9位于漏极金属502下，并且 被p型漂移区8包围。p+源区7和n+体接触区6相连，两者位于源极金属505之下，被n型 体区10包围。所述多晶硅栅极507、源极金属505和漏极金属502通过层间介质509相互隔离。其中多晶硅栅极507沿着场氧化层501上方延伸，形成栅场板。漏极金属502跨过场氧 化层501的上方，形成漏极场板。所述高压nLDM0S器件51由n型S0I层31、 n型缓冲层ll、 n+漏区12、 p型体区15、 n+源区13、 p+体接触区14、源极深p+区21、栅氧化层513、场氧化层511、多晶硅栅极517、 源极金属515、漏极金属512和层间介质519构成。源极深p+区21位于p+体接触区14和 n+源区13的下方，栅氧化层513处于多晶硅栅极517和p型体区15之间，多晶硅栅极517 位于栅氧化层513和部分场氧化层511上。n+源区13和p+体接触区14并排位于源极金属515 之下，被p型体区15包围。源极深p+区21结深比p型体区15深，可抑制由n+源区13、 p 型体区15和n型SOI层31构成的寄生npn双极晶体管开启。n+漏区12位于漏极金属512 下，被n型缓冲层11包围。所述多晶硅栅极517、源极金属515和漏极金属512通过层间介 质519相互隔离。所述高压nLIGBT器件52由n型SOI层32、 p型体区18、 n+阴极区16、阴极深p+区 本文档来自技高网...

【技术保护点】
等离子平板显示器驱动芯片用高压器件，包括：衬底（１）、埋氧层（２）、ＳＯＩ层（３），在ＳＯＩ层（３）上建立的高压ｐＬＤＭＯＳ器件（５０）、高压ｎＬＤＭＯＳ器件（５１）和高压ｎＬＩＧＢＴ器件（５２）；其特征在于，埋氧层（２）处于衬底（１）和ＳＯＩ层（３）中间，ＳＯＩ层（３）的厚度为８～１５μｍ；高压ｐＬＤＭＯＳ（５０）、高压ｎＬＤＭＯＳ（５１）和高压ｎＬＩＧＢＴ（５２）通过深槽介质隔离区（４）分开。

【技术特征摘要】

【专利技术属性】
技术研发人员：乔明，杨帆，廖红，蒋苓利，程鹏铭，刘新新，罗波，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]