改变栅极装置中的击穿电压以及相关方法及系统制造方法及图纸

本申请案涉及改变栅极装置中的击穿电压以及相关方法及系统。一种设备包含垂直延伸到半导体衬底中的轻掺杂漏极区。沟道区水平插入于所述轻掺杂漏极区之间，且源极/漏极区垂直延伸到所述轻掺杂漏极区中。击穿增强植入入侵区在所述轻掺杂漏极区内且水平插入于所述沟道区与所述源极/漏极区之间。所述击穿增强植入区具有与所述轻掺杂漏极区不同的化学物种且具有垂直下伏于所述轻掺杂漏极区的上边界的上边界。所述设备还具有垂直上覆于所述沟道区的栅极结构，且所述栅极结构水平插入于所述击穿增强植入区之间。还描述存储器装置、电子系统及形成微电子装置的方法。系统及形成微电子装置的方法。系统及形成微电子装置的方法。

【技术实现步骤摘要】
改变栅极装置中的击穿电压以及相关方法及系统
[0001]优先权主张
[0002]本申请案主张2022年1月13日申请的题为“改变栅极装置中的击穿电压以及相关方法及系统(ALTERING BREAKDOWN VOLTAGES IN GATE DEVICES AND RELATED METHODS AND SYSTEMS)”的序列号为17/647,912的美国专利申请案的申请日的权益，所述美国专利申请案的公开内容特此以其全文引用方式并入本文中。


[0003]集成电路装置包含用于高压装置的击穿电压配置区。

技术介绍

[0004]随着尺寸作为集成电路微型化的部分而减小，有用击穿电压受到减小的尺寸的影响，所述减小的尺寸例如半导体装置中的栅极长度。

技术实现思路

[0005]在一些实施例中，一种设备包括轻掺杂漏极(LDD)区、沟道区、源极/漏极(S/D)区、击穿增强植入(BEI)入侵区以及栅极结构。所述LDD区垂直延伸到半导体衬底中。所述沟道区水平插入于所述LDD区之间。所述S/D区垂直延伸到所述LDD区中。所述BEI入侵区在所述LDD区内且水平插入于所述沟道区与所述S/D区之间。所述BEI入侵区掺杂有与所述LDD区不同的化学物种且具有垂直下伏于所述LDD区的上边界的上边界。所述栅极结构垂直上覆于所述沟道区且水平插入于所述BEI入侵区之间。
[0006]在额外实施例中，一种设备包括P掺杂半导体衬底、N轻掺杂漏极(LDD)区、沟道区、N+源极/漏极(S/D)区、P掺杂击穿增强植入(BEI)入侵、栅极电极及栅极介电材料。所述P掺杂半导体衬底包含上表面。所述N
‑
LDD区在所述P掺杂半导体衬底内。所述N
‑
LDD区的上边界与所述P掺杂半导体衬底的所述上表面基本上共面。所述沟道区在所述P掺杂半导体衬底内且水平插入于所述N
‑
LDD区之间。所述N+S/D区部分被所述N
‑
LDD区包围。所述N+S/D区的上边界与所述P掺杂半导体衬底的所述上表面基本上共面。所述P掺杂BEI入侵水平插入于所述沟道区与所述N+S/D区之间。所述P掺杂BEI入侵部分被所述N
‑
LDD区包围且具有垂直下伏于所述P掺杂半导体衬底的所述上表面的上边界。所述栅极电极垂直上覆于所述沟道区且与所述沟道区水平对准。所述栅极介电材料垂直插入于所述沟道区与所述栅极电极之间。
[0007]在另外实施例中，一种方法包括：在延伸到半导体衬底中的轻掺杂漏极(LDD)区内植入化学物种以在所述LDD区内形成击穿增强植入(BEI)入侵区且具有低于所述半导体衬底的上表面的上边界。所述BEI入侵区的所述化学物种具有与LDD区内的额外化学物种不同的导电类型。在水平插入于所述LDD区之间的沟道区之上形成栅极电极。
[0008]在又另外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括半导体衬底、轻掺杂漏极(LDD)区、沟道区、源极/漏极(S/D)区、
击穿增强植入(BEI)入侵区以及栅极电极。所述半导体衬底具有上表面。所述LDD区从所述上表面延伸到所述半导体衬底中。所述沟道区插入于所述LDD区之间。所述S/D区从所述半导体衬底的所述上表面延伸到所述LDD区中。所述BEI入侵区在所述LDD区内且插入于所述沟道区与所述S/D区之间。所述BEI入侵区包括与所述LDD区不同的掺杂剂且具有下伏于所述半导体衬底的所述上表面的上边界。所述栅极电极上覆于所述沟道区且插入于所述BEI入侵区之间。
附图说明
[0009]图1A是根据本公开的实施例的门控轻掺杂漏极装置的俯视平面视图，且图1B是其横截面立视图。
[0010]图2是根据本公开的实施例的从图1B截取的门控轻掺杂漏极装置的详细截面立视图。
[0011]图2A到2D是根据本公开的实施例的从图2截取的详细截面。
[0012]图3是根据本公开的若干实施例的若干门控轻掺杂漏极装置中的集成电路设备的部分中的击穿增强植入入侵的简化部分横截面立视图。
[0013]图4是根据若干实施例的在制造期间在集成电路设备的部分中的门控轻掺杂漏极装置中的击穿增强植入入侵的简化部分横截面立视图。
[0014]图5是根据本公开的实施例的存储器装置的示意性及功能框图。
[0015]图6是根据本公开的实施例的说明性电子系统的框图。
具体实施方式
[0016]集成电路装置包含“与非”(NAND)N掺杂金属氧化物半导体(NMOS)结构，其中击穿电压(BV)在门控轻掺杂漏极(GLDD)结构内改变。BV通过GLDD结构的阱区中的植入入侵区改变。针对具有具上表面的P掺杂衬底(Psub)的轻掺杂漏极(LDD)结构，LDD N阱在Psub中界定LDD N阱之间的沟道，且N+源极/漏极(S/D)接触区从上表面延伸到LDD N阱中。击穿增强植入(BEI)入侵定位于LDD内且每一BEI入侵以响应于微型化而调整栅极的BV的方式与沟道间隔开。举例来说，在具有N
‑
LDD区的Psub中，P
‑
BEI入侵调整邻近沟道的BV。在BV随所公开BEI入侵一起增加的情况下，穿通(PT)电流在经微型化栅极长度下也减小。此高压(HV)NMOS装置可称为HVN装置。
[0017]类似地，集成电路装置包含NAND P掺杂MOS(PMOS)结构，其中BV在GLDD结构内改变。因此，针对具有具上表面的N掺杂衬底(Nsub)的LDD结构，LDD P阱在Nsub中界定LDD P阱之间的沟道，且P+S/D接触区从上表面延伸到LDD P阱中。BEI入侵定位于LDD内且每一BEI入侵以响应于微型化而调整栅极的BV的方式与沟道间隔开。举例来说，在具有P
‑
LDD区的Nsub中，N
‑
BEI入侵调整邻近沟道的BV。在BV随所公开BEI入侵一起增加的情况下，PT电流在经微型化栅极长度下也减小。此HV PMOS装置可称为HVP装置。
[0018]以下描述提供特定细节，例如材料组合物及处理条件，以便提供本公开的实施例的有用描述。然而，所属领域的一般技术人员应理解，可在不采用这些特定细节的情况下实践本公开的实施例。可使用半导体工业中采用的已知半导体制造技术来实践本公开的实施例。另外，描述并不形成用于制造集成电路装置(例如存储器装置)的完整工艺流程。所描述
结构并不形成完整集成电路装置，例如微电子装置。仅详细描述对理解本公开的实施例必要的那些工艺阶段(例如动作)及结构。用于形成完整集成电路装置的额外阶段可通过常规制造技术执行。
[0019]本文中描述的材料可通过包含(但不限于)旋涂的已知技术形成。其可通过毯覆式涂覆来形成。其可通过化学气相沉积(CVD)来形成。其可通过原子层沉积(ALD)来形成。其可通过等离子体增强ALD来形成。其可通过物理气相沉积(PVD本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：轻掺杂漏极LDD区，其垂直延伸到半导体衬底中；沟道区，其水平插入于所述LDD区之间；源极/漏极S/D区，其垂直延伸到所述LDD区中；击穿增强植入BEI入侵区，其在所述LDD区内且水平插入于所述沟道区与所述S/D区之间，所述BEI入侵区掺杂有与所述LDD区不同的化学物种且具有垂直下伏于所述LDD区的上边界的上边界；以及栅极结构，其垂直上覆于所述沟道区且水平插入于所述BEI入侵区之间。2.根据权利要求1所述的设备，其中所述LDD区掺杂有N型掺杂剂，且所述BEI入侵区掺杂有P型掺杂剂。3.根据权利要求1所述的设备，其中BEI入侵区中的每一者基本上水平居中于所述沟道区与所述S/D区中的一者之间。4.根据权利要求1所述的设备，其中BEI入侵区的所述上边界垂直下伏于所述S/D区的下边界。5.根据权利要求1所述的设备，其中BEI入侵区至少垂直延伸到所述LDD区的下边界。6.根据权利要求1所述的设备，其中所述BEI入侵区部分延伸到垂直下伏于所述LDD区的所述半导体衬底的部分中。7.根据权利要求1至6中任一权利要求所述的设备，其中：所述半导体衬底包括掺杂有P型掺杂剂的半导体材料；所述LDD区包括掺杂有N型掺杂剂的所述半导体材料；所述S/D区包括掺杂有额外量的所述N型掺杂剂的所述半导体材料，所述S/D区具有大于所述LDD区的所述N型掺杂剂的浓度；且所述BEI入侵区包括掺杂有额外量的所述P型掺杂剂的所述半导体材料，所述BEI入侵区具有大于其垂直下方的所述半导体衬底的部分的所述P型掺杂剂的浓度。8.根据权利要求1至6中任一权利要求所述的设备，其中：所述半导体衬底包括掺杂有N型掺杂剂的半导体材料；所述LDD区包括掺杂有P型掺杂剂的所述半导体材料；所述S/D区包括掺杂有额外量的所述P型掺杂剂的所述半导体材料，所述S/D区具有大于所述LDD区的所述P型掺杂剂的浓度；且所述BEI入侵区包括掺杂有额外量的所述N型掺杂剂的所述半导体材料。9.根据权利要求1至6中任一权利要求所述的设备，其中所述BEI入侵区中的每一者具有所述化学物种的基本上同质分布。10.根据权利要求1至6中任一权利要求所述的设备，其中所述BEI入侵区中的每一者具有所述化学物种的异质分布。11.根据权利要求1至6中任一权利要求所述的设备，其中所述BEI入侵区中的每一者展现在其上边界到其下边界之间延伸的所述化学物种的非线性浓度分布。12.根据权利要求1至6中任一权利要求所述的设备，其进一步包括所述栅极结构与所述沟道区之间的栅极电介质，所述设备经配置以在从约15V到约45V的范围内的电压下操作。
13.根据权利要求1至6中任一权利要求所述的设备，其进一步包括所述栅极结构与所述沟道区之间的栅极电介质，所述设备经配置以在从约1V到约5V的范围内的电压下操作。14.一种设备，其包括：P掺杂半导体衬底，其包含上表面；N轻掺杂漏极LDD区，其在所述P掺杂半导体衬底内，所述N
‑
LDD区的上边界与所述P掺杂半导体衬底的所述上表面基本上共面；沟道区，其在所述P掺杂半导体衬底内且水平插入于所述N
‑
LDD区之间；N+源极/漏极S/D区，其部分被所述N
‑

【专利技术属性】
技术研发人员：G，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：