栅极高侧驱动电路及系统技术方案

本申请提供了一种栅极高侧驱动电路及系统，栅极高侧驱动电路包括高侧驱动晶体管、驱动单元和峰值电流调节单元；驱动单元与高侧驱动晶体管的栅极电连接，驱动单元用于控制高侧驱动晶体管的开关状态；峰值电流调节单元包括混合上拉模块，混合上拉模块与高侧驱动晶体管的漏极电连接，混合上拉模块用于将高侧驱动晶体管开启时的峰值电流拉高至预设值。通过设置混合上拉模块在被驱动功率器件通过米勒平台时将高侧驱动晶体管短暂开启，将峰值电流拉高至预设值，从而得以在同样功耗和芯片面积条件下提供更大的峰值电流，进而提高了被驱动功率器件的开启速度，解决了现有方案在驱动功率器件开启时通过米勒平台过慢的问题。件开启时通过米勒平台过慢的问题。件开启时通过米勒平台过慢的问题。

【技术实现步骤摘要】
栅极高侧驱动电路及系统


[0001]本申请涉及栅极驱动电路
，具体而言，涉及一种栅极高侧驱动电路及系统。

技术介绍

[0002]当被驱动功率器件在导通时因为米勒平台的存在需要先给其寄生电容充电，因此在器件通过米勒平台时需要更大的充电电流，而高侧驱动晶体管开启时的峰值电流是固定的，取决于驱动IC的直接性能。
[0003]只通过固定峰值电流开启被驱动功率器件时需要更长的开启时间，甚至在高侧驱动晶体管开启时的峰值电流较低时会出现无法开启的情况。

技术实现思路

[0004]本申请的主要目的在于提供一种栅极高侧驱动电路及系统，以至少解决现有方案在驱动功率器件开启时通过米勒平台过慢的问题。
[0005]为了实现上述目的，根据本申请的一个方面，提供了一种栅极高侧驱动电路，栅极高侧驱动电路包括高侧驱动晶体管、驱动单元和峰值电流调节单元；所述高侧驱动晶体管的源极用于与第一电压源电连接，所述高侧驱动晶体管的漏极分别用于与功率开关器件和低侧驱动晶体管的漏极电连接；驱动单元与所述高侧驱动晶体管的栅极电连接，所述驱动单元用于控制所述高侧驱动晶体管的开关状态；峰值电流调节单元包括混合上拉模块，所述混合上拉模块与所述高侧驱动晶体管的漏极电连接，所述混合上拉模块用于将所述高侧驱动晶体管开启时的峰值电流拉高至预设值。
[0006]可选地，所述峰值电流调节单元包括上拉驱动模块，所述混合上拉模块的第一端用于与所述第一电压源电连接，所述混合上拉模块的第二端与所述上拉驱动模块电连接，所述混合上拉模块的第三端与所述高侧驱动晶体管的漏极电连接，所述上拉驱动模块用于驱动所述混合上拉模块。
[0007]可选地，所述混合上拉模块包括第一晶体管，所述第一晶体管的源极与所述高侧驱动晶体管的漏极电连接，所述第一晶体管的漏极用于与所述第一电压源电连接，所述第一晶体管的栅极与所述上拉驱动模块电连接。
[0008]可选地，所述混合上拉模块还包括栅极保护电路，所述栅极保护电路的一端与所述高侧驱动晶体管的漏极电连接，所述栅极保护电路的另一端与所述第一晶体管的栅极电连接，所述栅极保护电路用于限制所述高侧驱动晶体管的漏极的电流。
[0009]可选地，所述栅极保护电路包括稳压二极管结构，所述稳压二极管结构的正极与所述高侧驱动晶体管的漏极电连接，所述稳压二极管结构的负极与所述第一晶体管的栅极电连接。
[0010]可选地，所述上拉驱动模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电流源、反相器和第一逻辑控制模块，所述第二晶体管的源极和所述第三晶体管的
源极分别与所述第一电压源电连接，所述第二晶体管的栅极分别与所述第三晶体管的栅极和所述第四晶体管的漏极电连接，所述第四晶体管的栅极分别与所述第一逻辑控模块的控制端和所述反相器的输入端电连接，所述第一逻辑控制模块的电源端与第二电压源电连接，所述反相器的输出端与所述第五晶体管的栅极电连接，所述第五晶体管的漏极分别与所述第三晶体管的漏极和所述混合上拉模块的第二端电连接，所述第四晶体管的漏极与所述第一电流源的第一端电连接，所述第一逻辑控制模块的接地端、所述第一电流源的第二端和所述第五晶体管的源极分别接地。
[0011]可选地，所述驱动单元包括第一控制模块、第二控制模块、高侧控制晶体管、第一偏置模块和第二偏置模块，所述第一控制模块的第一端与所述第一电压源电连接，所述第一控制模块的第二端分别与所述高侧驱动晶体管的栅极和所述高侧控制晶体管的源极电连接，所述第一控制模块的浮地端与所述第一偏置模块的第一端电连接，所述第一偏置模块的第二端与所述第二偏置模块的第一端电连接，所述第二偏置模块的第二端与所述高侧控制晶体管的栅极电连接，所述第二控制模块与所述高侧控制晶体管的漏极电连接。
[0012]可选地，所述第一控制模块包括第六晶体管和第二逻辑控制模块，所述第六晶体管的源极和所述第二逻辑控制模块的电源端分别与所述第一电压源电连接，所述第六晶体管的漏极与所述高侧控制晶体管的源极电连接，所述第二逻辑控制模块的控制端与所述第六晶体管的栅极电连接，所述第二逻辑控制模块的浮地端与所述第一偏置模块的第一端电连接，第二控制模块包括第七晶体管和第三逻辑控制模块，所述第七晶体管的漏极与所述高侧控制晶体管的漏极电连接，所述第七晶体管的栅极与所述第三逻辑控制模块的控制端电连接，所述第三逻辑控制模块的电源端与第二电压源电连接，所述第三逻辑控制模块的接地端和所述第七晶体管的源极分别接地。
[0013]可选地，所述第一偏置模块包括第八晶体管、第一电阻模块、第二电流源、第九晶体管和第二电阻模块，所述第八晶体管的栅极分别与所述第八晶体管的漏极和所述第一电阻模块的第一端电连接，所述第八晶体管的源极与所述第一电压源电连接，所述第一电阻模块的第二端分别与所述第二电流源的第一端和所述第九晶体管的栅极电连接，所述第九晶体管的源极分别与所述第二电阻模块的第一端和所述第一控制模块的浮地端电连接，所述第二电阻模块的第二端与所述第一电压源电连接，所述第二偏置模块包括第十晶体管、第三电阻模块和第四电阻模块，所述第十晶体管的栅极分别与所述第一电阻模块的第二端和所述第九晶体管的栅极电连接，所述第十晶体管的源极分别与所述高侧控制晶体管的栅极和所述第三电阻模块的第一端电连接，所述第三电阻模块的第二端与所述第一电压源电连接，所述第十晶体管的漏极分别与所述第九晶体管的漏极和所述第四电阻模块的第一端电连接，所述第四电阻模块的第二端和所述第二电流源的第二端分别接地。
[0014]根据本申请的另一方面，提供一种栅极高侧驱动系统，栅极高侧驱动系统包括任意一种所述的栅极高侧驱动电路。
[0015]应用本申请的技术方案，通过设置混合上拉模块在被驱动功率器件通过米勒平台时将所述高侧驱动晶体管短暂开启，将峰值电流拉高至预设值，从而得以在同样功耗和芯片面积条件下提供更大的峰值电流，进而提高了被驱动功率器件的开启速度，解决了现有方案在驱动功率器件开启时通过米勒平台过慢的问题。
附图说明
[0016]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0017]图1示出了根据本申请的实施例中提供的一种栅极高侧驱动电路的示意图；
[0018]图2示出了根据本申请的实施例提供的峰值电流调节单元的示意图；
[0019]图3示出了根据本申请的实施例提供的驱动单元的示意图。
[0020]其中，上述附图包括以下附图标记：
[0021]100、驱动单元；110、第一控制模块；120、第二控制模块；130、第一偏置模块；140、第二偏置模块；200、峰值电流调节单元；210、混合上拉模块；220、上拉驱动模块。
具体实施方式
[0022]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
[0023]为了使本
的人员更好本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极高侧驱动电路，其特征在于，包括：高侧驱动晶体管，所述高侧驱动晶体管的源极用于与第一电压源电连接，所述高侧驱动晶体管的漏极分别用于与功率开关器件和低侧驱动晶体管的漏极电连接；驱动单元，与所述高侧驱动晶体管的栅极电连接，所述驱动单元用于控制所述高侧驱动晶体管的开关状态；峰值电流调节单元，包括混合上拉模块，所述混合上拉模块与所述高侧驱动晶体管的漏极电连接，所述混合上拉模块用于将所述高侧驱动晶体管开启时的峰值电流拉高至预设值。2.根据权利要求1所述的栅极高侧驱动电路，其特征在于，所述峰值电流调节单元包括上拉驱动模块，所述混合上拉模块的第一端用于与所述第一电压源电连接，所述混合上拉模块的第二端与所述上拉驱动模块电连接，所述混合上拉模块的第三端与所述高侧驱动晶体管的漏极电连接，所述上拉驱动模块用于驱动所述混合上拉模块。3.根据权利要求2所述的栅极高侧驱动电路，其特征在于，所述混合上拉模块包括第一晶体管，所述第一晶体管的源极与所述高侧驱动晶体管的漏极电连接，所述第一晶体管的漏极用于与所述第一电压源电连接，所述第一晶体管的栅极与所述上拉驱动模块电连接。4.根据权利要求3所述的栅极高侧驱动电路，其特征在于，所述混合上拉模块还包括栅极保护电路，所述栅极保护电路的一端与所述高侧驱动晶体管的漏极电连接，所述栅极保护电路的另一端与所述第一晶体管的栅极电连接，所述栅极保护电路用于限制所述高侧驱动晶体管的漏极的电流。5.根据权利要求4所述的栅极高侧驱动电路，其特征在于，所述栅极保护电路包括稳压二极管结构，所述稳压二极管结构的正极与所述高侧驱动晶体管的漏极电连接，所述稳压二极管结构的负极与所述第一晶体管的栅极电连接。6.根据权利要求2所述的栅极高侧驱动电路，其特征在于，所述上拉驱动模块包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电流源、反相器和第一逻辑控制模块，所述第二晶体管的源极和所述第三晶体管的源极分别与所述第一电压源电连接，所述第二晶体管的栅极分别与所述第三晶体管的栅极和所述第四晶体管的漏极电连接，所述第四晶体管的栅极分别与所述第一逻辑控模块的控制端和所述反相器的输入端电连接，所述第一逻辑控制模块的电源端与第二电压源电连接，所述反相器的输出端与所述第五晶体管的栅极电连接，所述第五晶体管的漏极分别与所述第三晶体管的漏极和所述混合上拉模块的第二端电连接，所述第四晶体管的漏极与所述第一电流源的第一端电连接，所述第一逻辑控制模块的接地端、所述第一电流源的第二端和所述第五晶体管的源极分别接地。7....

【专利技术属性】
技术研发人员：李云峰，杜睿，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：