半导体封装件制造技术

一种半导体封装件包括：下半导体芯片；第一上半导体芯片，其包括上焊盘；以及接合引线，其耦接到基板和上焊盘。第一上半导体芯片具有：第一外伸区域，其与第一上半导体芯片的第一侧表面相邻；第二外伸区域，其与第一上半导体芯片的第二侧表面相邻；以及第一拐角外伸区域，其与第一侧表面和第二侧表面彼此相交的拐角相邻。上焊盘包括在第一外伸区域上的第一上焊盘和在第二外伸区域上的第二上焊盘。第一上焊盘的数量小于第二上焊盘的数量。上焊盘与第一拐角外伸区域间隔开。一拐角外伸区域间隔开。一拐角外伸区域间隔开。

【技术实现步骤摘要】
半导体封装件
[0001]相关申请的交叉引用
[0002]本申请要求2022年1月6日提交于韩国知识产权局的韩国专利申请No.10
‑
2022
‑
0002261的优先权，其公开内容整体以引用方式并入本文中。


[0003]本公开涉及半导体封装件，更具体地，涉及一种包括接合引线的半导体封装件。

技术介绍

[0004]提供半导体封装件以实现用于电子产品的集成电路芯片。半导体封装件通常被配置为使得半导体芯片安装在印刷电路板上并且使用接合引线或凸块将半导体芯片电连接到印刷电路板。

技术实现思路

[0005]本公开的一些实施例提供了一种具有增加的可靠性和改善的电特性的半导体封装件。
[0006]根据本公开的一些实施例，一种半导体封装件可包括：基板；
[0007]下半导体芯片，其在基板上；第一上半导体芯片，其在下半导体芯片的顶表面上并且包括多个上焊盘；以及多条接合引线，其耦接到基板和上焊盘。当在平面图中看时，第一上半导体芯片可具有：第一外伸区域，其与下半导体芯片间隔开并且与第一上半导体芯片的第一侧表面相邻；第二外伸区域，其与下半导体芯片间隔开并且与第一上半导体芯片的第二侧表面相邻；以及第一拐角外伸区域，其与下半导体芯片间隔开并且与拐角相邻，在该拐角处第一上半导体芯片的第一侧表面与第一上半导体芯片的第二侧表面相交。上焊盘可包括：多个第一上焊盘，其在第一外伸区域的顶表面上；以及多个第二上焊盘，其在第二外伸区域的顶表面上。第一上焊盘的数量可小于第二上焊盘的数量。上焊盘可与第一上半导体芯片的第一拐角外伸区域间隔开。
[0008]根据本公开的一些实施例，一种半导体封装件可包括：基板，其包括多个第一基板焊盘和多个第二基板焊盘；下半导体芯片，其在基板上并且包括多个下焊盘；第一上半导体芯片，其在下半导体芯片上并且包括多个上焊盘；多条第一接合引线，其耦接到下焊盘和第一基板焊盘；多条第二接合引线，其耦接到上焊盘和第二基板焊盘；以及模制层，其在基板的顶表面上并且覆盖下半导体芯片、第一上半导体芯片、第一接合引线和第二接合引线。第一上半导体芯片可与下焊盘间隔开。当在平面图中看时，第一上半导体芯片可具有：第一安装区域，其与下半导体芯片交叠；第一外伸区域，其与下半导体芯片间隔开并且在下半导体芯片的第一侧表面和第一上半导体芯片的第一侧表面之间；第二外伸区域，其与下半导体芯片间隔开并且在下半导体芯片的第二侧表面和第一上半导体芯片的第二侧表面之间；以及第一拐角外伸区域，其与下半导体芯片间隔开并且与拐角相邻，在该拐角处第一上半导体芯片的第一侧表面与第一上半导体芯片的第二侧表面相交。上焊盘可包括：多个第一上
焊盘，其在第一外伸区域的顶表面上；以及多个第二上焊盘，其在第二外伸区域的顶表面上。第二上焊盘的数量可小于第一上焊盘的数量。上焊盘可不在第一上半导体芯片的第一拐角外伸区域上。
[0009]根据本公开的一些实施例，一种半导体封装件可包括：基板；第一半导体芯片，其在基板上并且具有第一侧表面、与第一侧表面相对的第二侧表面、第三侧表面以及与第三侧表面相对的第四侧表面；第一半导体芯片，在第一半导体芯片的顶表面上包括多个第一芯片焊盘；第二半导体芯片，其在第一半导体芯片上并且具有第一侧壁、与第一侧壁相对的第二侧壁、第三侧壁以及与第三侧壁相对的第四侧壁；第二半导体芯片，在第二半导体芯片的顶表面上包括多个第二芯片焊盘；多条第一接合引线，其耦接到第一芯片焊盘；以及多条第二接合引线，其耦接到第二芯片焊盘。当在平面图中看时，第一芯片焊盘可与第一半导体芯片的第一侧表面、第三侧表面和第四侧表面相邻。第二半导体芯片的第二芯片焊盘和第二侧壁之间的最大间隔可小于第二半导体芯片的第二芯片焊盘和第二侧壁之间的最小间隔。第二半导体芯片的第一侧壁可与第一半导体芯片的第一侧表面竖直地对齐。
附图说明
[0010]图1A例示了示出根据一些实施例的半导体封装件的平面图。
[0011]图1B例示了示出根据一些实施例的半导体封装件中的第一上半导体芯片和第二上半导体芯片的布置的平面图。
[0012]图1C例示了示出根据一些实施例的半导体封装件中的第二上半导体芯片和第三上半导体芯片的布置的平面图。
[0013]图1D例示了沿着图1A的线I
‑
I
’
截取的截面图。
[0014]图1E例示了沿着图1A的线II
‑
II
’
截取的截面图。
[0015]图1F例示了沿着图1A的线III
‑
III
’
截取的截面图。
[0016]图2A至图2C例示了示出根据一些实施例的半导体封装件的截面图。
[0017]图3A例示了示出根据一些实施例的第一上半导体芯片和第二上半导体芯片的布置的平面图。
[0018]图3B例示了示出根据一些实施例的第一上半导体芯片和第二上半导体芯片的布置的平面图。
[0019]图4A例示了示出根据一些实施例的半导体封装件的平面图。
[0020]图4B例示了示出根据一些实施例的第一半导体芯片的平面图。
[0021]图4C例示了示出根据一些实施例的第二半导体芯片的平面图。
[0022]图4D例示了沿着图4A的线A
‑
A
’
截取的截面图。
[0023]图4E例示了沿着图4A的线B
‑
B
’
截取的截面图。
[0024]图4F例示了沿着图4A的线C
‑
C
’
截取的截面图。
[0025]图5A、图5B和图5C例示了示出根据一些实施例的半导体封装件的截面图。
具体实施方式
[0026]在本描述中，相似的标号可指示相似的组件。现在将在下面描述根据本公开的半导体封装件。
[0027]图1A例示了示出根据一些实施例的半导体封装件中的下半导体芯片和第一上半导体芯片的布置的平面图。图1B例示了示出根据一些实施例的半导体封装件中的第一上半导体芯片和第二上半导体芯片的布置的平面图。图1C例示了示出根据一些实施例的半导体封装件中的第二上半导体芯片和第三上半导体芯片的布置的平面图。图1D例示了沿着图1A的线I
‑
I
’
截取的截面图。图1E例示了沿着图1A的线II
‑
II
’
截取的截面图。图1F例示了沿着图1A的线III
‑
III
’
截取的截面图。图1D对应于沿着图1B或图1C的线I
‑
I
’
截取的截面。图1E对应于沿着图1B或图1C的线II
‑
II
’
截取的截面。图1F对应于沿着图1B或图1C的线III
‑
III
’
截取的截面。
[0028]参照图1A至图1F，半导体封装件1可包括基板50本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，包括：基板；在所述基板上的下半导体芯片；第一上半导体芯片，其在所述下半导体芯片的顶表面上并且包括多个上焊盘；以及多条接合引线，其耦接到所述基板和所述多个上焊盘，其中：当在平面图中看时，所述第一上半导体芯片具有：第一外伸区域，其与所述下半导体芯片间隔开并且与所述第一上半导体芯片的第一侧表面相邻；第二外伸区域，其与所述下半导体芯片间隔开并且与所述第一上半导体芯片的第二侧表面相邻；以及第一拐角外伸区域，其与所述下半导体芯片间隔开并且与拐角相邻，在该拐角处所述第一上半导体芯片的第一侧表面与所述第一上半导体芯片的第二侧表面相交，所述多个上焊盘包括：在所述第一外伸区域的顶表面上的多个第一上焊盘；以及在所述第二外伸区域的顶表面上的多个第二上焊盘，所述多个第一上焊盘的数量小于所述多个第二上焊盘的数量，并且所述多个上焊盘与所述第一上半导体芯片的第一拐角外伸区域间隔开。2.根据权利要求1所述的半导体封装件，其中，所述多个第二上焊盘的数量是所述多个第一上焊盘的数量的1％至50％。3.根据权利要求1所述的半导体封装件，其中：所述第一上半导体芯片的第二外伸区域包括：与所述第一上半导体芯片的第三侧表面相邻的空白区域；以及在所述空白区域和所述第一拐角外伸区域之间的焊盘区域，所述多个第二上焊盘在所述焊盘区域上并且与所述空白区域间隔开，并且所述第一上半导体芯片的第三侧表面与所述第一上半导体芯片的第一侧表面相对。4.根据权利要求3所述的半导体封装件，其中：所述第一上半导体芯片的焊盘区域在假想线和所述第一上半导体芯片的第一拐角外伸区域之间，并且所述假想线穿过所述第一上半导体芯片的第二侧表面的中点并且平行于所述第一上半导体芯片的第一侧表面。5.根据权利要求1所述的半导体封装件，其中：所述第一外伸区域在所述下半导体芯片的第一侧表面和所述第一上半导体芯片的第一侧表面之间，所述第二外伸区域在所述下半导体芯片的第二侧表面和所述第一上半导体芯片的第二侧表面之间，并且所述第一拐角外伸区域在所述第一上半导体芯片的第一外伸区域和第二侧表面之间以及所述第一上半导体芯片的第二外伸区域和第一侧表面之间。6.根据权利要求1所述的半导体封装件，其中：所述下半导体芯片包括在所述下半导体芯片的顶表面上的多个下焊盘，并且
所述多个下焊盘通过所述第一上半导体芯片暴露。7.根据权利要求6所述的半导体封装件，其中：当在平面图中看时，所述下半导体芯片具有：与所述下半导体芯片的第三侧表面相邻的第一边缘区域；与所述下半导体芯片的第四侧表面相邻的第二边缘区域；以及与所述第一上半导体芯片间隔开的拐角区域，所述拐角区域与所述下半导体芯片的第三侧表面与所述下半导体芯片的第四侧表面相交的拐角相邻，并且所述多个下焊盘在所述下半导体芯片的第一边缘区域和第二边缘区域上并且与所述拐角区域间隔开。8.根据权利要求7所述的半导体封装件，其中：所述多个下焊盘包括：在所述第一边缘区域的顶表面上的多个第一下焊盘；以及在所述第二边缘区域的顶表面上的多个第二下焊盘，并且所述多个第二下焊盘的数量小于所述多个第一下焊盘的数量。9.根据权利要求1所述的半导体封装件，还包括：在所述第一上半导体芯片的顶表面上的第二上半导体芯片，其中：当在平面图中看时，所述第二上半导体芯片具有：安装区域，其与所述第一上半导体芯片交叠；第三外伸区域，其与所述第一上半导体芯片间隔开并且与所述第二上半导体芯片的第一侧表面相邻；第四外伸区域，其与所述第一上半导体芯片间隔开并且与所述第二上半导体芯片的第二侧表面相邻；以及第二拐角外伸区域，其与所述第一上半导体芯片间隔开，并且与所述第二上半导体芯片的第一侧表面与所述第二上半导体芯片的第二侧表面相交的拐角相邻，所述第二上半导体芯片包括多个导电焊盘，所述多个导电焊盘包括：在所述第三外伸区域的顶表面上的多个第一导电焊盘；以及在所述第四外伸区域的顶表面上的多个第二导电焊盘，并且所述多个第二导电焊盘的数量小于所述多个第一导电焊盘的数量。10.根据权利要求9所述的半导体封装件，其中，所述多个导电焊盘与所述第二上半导体芯片的第二拐角外伸区域间隔开。11.根据权利要求9所述的半导体封装件，其中：所述多个第一导电焊盘的数量与所述多个第一上焊盘的数量相同，并且所述多个第二导电焊盘的数量与所述多个第二上焊盘的数量相同。12.根据权利要求9所述的半导体封装件，其中：当在平面图中看时，所述第一上半导体芯片在一个方向上从所述下半导体芯片偏移，并且当在平面图中看时，所述第二上半导体芯片在所述一个方向上从所述第一上半导体芯
片偏移。13.根据权利要求12所述的半导体封装件，其中：当在平面图中看时，所述一个方向与第一方向和第二方向交叉，所述第一方向平行于所述第一上半导体芯片的第一侧表面，并且所述第二方向平行于所述第一上半导体芯片的第二侧表面。14.一种半导体封装件，包括：基板，其包括多个第一基板焊盘和多个第二基板焊盘；下半导体芯片，...

【专利技术属性】
技术研发人员：洪镇姬，权晋模，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：