一种基于RLM流图的硬件原型仿真自动分割方法技术

本发明专利技术公开了一种基于RLM流图的硬件原型仿真自动分割方法，包括将ASIC设计分割为多个RLM；获取每个RLM的信号流向，根据RLM之间的信号流向，构建由多个RLM组成的数据流图，得到RLM流图；对RLM流图的逻辑资源进行预估；将RLM流图聚合成孤岛流图，并将孤岛流图分割为孤岛子图，在孤岛子图内部进行RLM分割，得到分割结果；根据分割结果获取每个分割块的逻辑资源，判断每个分割块的逻辑资源是否满足约束条件，若满足，则获取可行的分割分案。以RLM流图作为FPGA原型仿真的ASIC逻辑组织形式，能够代替手动划分自动获得一个可用的分割方案。动划分自动获得一个可用的分割方案。动划分自动获得一个可用的分割方案。

【技术实现步骤摘要】
一种基于RLM流图的硬件原型仿真自动分割方法


[0001]本专利技术属于集成电路微电子
，特别是涉及一种基于RLM流图的硬件原型仿真自动分割方法。

技术介绍

[0002]随着ASIC芯片设计的规模持续扩大，数亿乃至数百亿门级电路已经极为常见，正确的验证超 大规模ASIC芯片的逻辑功能正确性面临巨大挑战。传统ASIC芯片的逻辑功能验证主要通过仿真软件进行仿真，软件仿真虽然能够去验证ASIC设计的逻辑功能正确性，但随着设计规模的增大，耗费的时间是数月乃至数年，严重影响了芯片上市（Time
‑
to
‑
Market）的时间。为了提高仿真的速度，业界开始逐步采用FPGA作为原型，将ASIC芯片的设计分割到多块FPGA中实现。然而，由于ASIC设计与FPGA之间存较大的差异，IC工程师手动将ASIC手动分割到多片FPGA，逻辑资源的分割、多片FPGA之间互联、I/O引脚分配和高速接口都对应用FPGA原型验证提出了苛刻的要求，需要耗费大量的时间和精力去寻找一个可用的分割方案。因此，需要一种自动分割ASIC设计到多片FPGA的流程和方法。

技术实现思路

[0003]针对以上技术问题，本专利技术提供一种基于RLM流图的硬件原型仿真自动分割方法。
[0004]本专利技术解决其技术问题采用的技术方案是：一种基于RLM流图的硬件原型仿真自动分割方法，方法包括以下步骤：S100：将ASIC设计分割为多个RLM；S200：获取每个RLM的信号流向，根据RLM之间的信号流向，构建由多个RLM组成的数据流图，得到RLM流图；S300：对RLM流图的逻辑资源进行预估；S400：将RLM流图聚合成孤岛流图，并将孤岛流图分割为孤岛子图，在孤岛子图内部进行RLM分割，得到分割结果；S500：根据分割结果获取每个分割块的逻辑资源，判断每个分割块的逻辑资源是否满足约束条件，若满足，则获取可行的分割分案。
[0005]优选地，S200包括：每个RLM信号包括信号来源和信号目的地，信号的来源和目的地构成一条信号的流向边，对应的构建出一条有向边，将有向边不断加入到流图模型中，构成了表示信号流动的RLM流图。
[0006]优选地，S200中RLM流图中，RLM表示图的节点，信号流向表示图的边，流动的信号类型包括松耦合信号和紧耦合信号。
[0007]优选地，S400包括：从RLM流图中使用图的聚合方法将多个紧耦合信号相连的RLM聚合在一起形成孤岛流图，每个孤岛由多个RLM组成；
将孤岛流图划分成多个孤岛子图，在划分过程中，不可分的基本元素是孤岛，划分后的各个孤岛子图之间是松耦合连接；将孤岛子图内部RLM分割到对应的分割块SLICE上，得到分割结果。
[0008]优选地，S500中判断每个分割块的逻辑资源是否满足约束条件，包括：每个分割块中RLM的资源向量和不大于指定阈值，记为对应分割块中一个RLM, 表示的资源向量，表示LUT的数量，表示FF的数量，表示RAM的数量，表示LUT的指定阈值、表示FF的指定阈值，表示RAM的指定阈值，有如下约束关系：。
[0009]优选地，S500还包括：若不满足，则返回S400，直至获取可行的分割分案。
[0010]上述一种基于RLM流图的硬件原型仿真自动分割方法，以RLM流图作为FPGA原型仿真的ASIC逻辑组织形式，能够代替手动划分自动获得一个可用的分割方案。
附图说明
[0011]图1为本专利技术一实施例中一种基于RLM流图的硬件原型仿真自动分割方法的流程图；图2为本专利技术另一实施例中一种基于RLM流图的硬件原型仿真自动分割方法的流程图；图3为本专利技术一实施例中的RLM流图；图4为本专利技术一实施例中的孤岛示意图；图5为本专利技术一实施例中的孤岛流图；图6为本专利技术一实施例中的孤岛子图。
具体实施方式
[0012]为了使本
的人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术作进一步的详细说明。
[0013]在一个实施例中，如图1和图2所示，一种基于RLM流图的硬件原型仿真自动分割方法，方法包括以下步骤：S100：将ASIC设计分割为多个RLM。
[0014]具体地，RLM（Random Logic Macros），是大型ASIC设计的一种逻辑分块组织单元。
[0015]S200：获取每个RLM的信号流向，根据RLM之间的信号流向，构建由多个RLM组成的数据流图，得到RLM流图。
[0016]在一个实施例中，S200包括：每个RLM信号包括信号来源和信号目的地，信号的来源和目的地构成一条信号的流向边，对应的构建出一条有向边，将有向边不断加入到流图模型中，构成了表示信号流动
的RLM流图。
[0017]具体地，流图的构建步骤主要从电路设计端口的连接关系获得，输出端口表示信号流出，输入端口表示信号流入。信号的流入与流出构成了对应的连接关系。每个RLM信号的描述包括信号来源和信号目的地。信号的来源和目的地构成一条信号的流向边。对应的构建出一条有向边。将这些有向边不断加入到流图模型中，构成了表示信号流动的RLM流图。
[0018]S300：对RLM流图的逻辑资源进行预估。
[0019]具体地，逻辑资源包括但不限于LUT、FF和RAM等。每个RLM流图对应着Verilog设计，每个设计进行逻辑综合之后会包含特定的逻辑资源。如每个RLM中会包含不定数量的LUT、FF和RAM等。逻辑资源预估需要根据经验和FPGA逻辑综合工具。
[0020]在一个实施例中，S200中RLM流图中，RLM表示图的节点，信号流向表示图的边，流动的信号类型包括松耦合信号和紧耦合信号。
[0021]具体地，从RLM流图构建对应的图模型，RLM表示图的节点，信号流向表示图的边，流动的型信号有松耦合信号和紧耦合信号两种。图的点权表示RLM中的逻辑资源，图的边权表示信号的带宽。如图3所示为一个RLM流图，该流图包含5个RLM节点，RLM1流向RLM2和RLM2流向RLM1的实线箭头为紧耦合信号，RLM3流向RLM5和RLM5流向RLM3的虚线箭头为松耦合信号。逻辑资源用向量T表示，例如向量T[LUT,FF,RAM]表示RLM包含LUT、FF和RAM三种资源。
[0022]S400：将流图聚合成孤岛流图，并将孤岛流图分割为孤岛子图，在孤岛子图内部进行RLM分割，得到分割结果。
[0023]在一个实施例中，S400包括：从RLM流图中使用图的聚合方法将多个紧耦合信号相连的RLM聚合在一起形成孤岛流图，每个孤岛由多个RLM组成；将孤岛流图划分成多个孤岛子图，在划分过程中，不可分的基本元素是孤岛，划分后的各个孤岛子图之间是松耦合连接；将孤岛子图内部RLM分割到对应的分割块SLICE上，得到分割结果。
[0024]具体地，从RLM流图中使用图的聚合方法将多个紧耦合信号相连的RLM聚合在一起形成孤岛。每个孤岛由多个RLM组成。如图4为孤岛，其中IS1表示一个孤岛。
[0025]将孤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于RLM流图的硬件原型仿真自动分割方法，其特征在于，所述方法包括以下步骤：S100：将ASIC设计分割为多个RLM；S200：获取每个RLM的信号流向，根据RLM之间的信号流向，构建由多个RLM组成的数据流图，得到RLM流图；S300：对所述RLM流图的逻辑资源进行预估；S400：将所述RLM流图聚合成孤岛流图，并将所述孤岛流图分割为孤岛子图，在所述孤岛子图内部进行RLM分割，得到分割结果；S500：根据所述分割结果获取每个分割块的逻辑资源，判断所述每个分割块的逻辑资源是否满足约束条件，若满足，则获取可行的分割分案。2.根据权利要求1所述的方法，其特征在于，S200包括：每个RLM信号包括信号来源和信号目的地，信号的来源和目的地构成一条信号的流向边，对应的构建出一条有向边，将所述有向边不断加入到流图模型中，构成了表示信号流动的RLM流图。3.根据权利要求2所述的方法，其特征在于，S200中所述RLM流图中，RLM表示图的节点，信号流向...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：湖南泛联新安信息科技有限公司，
类型：发明
国别省市：