一种仿真主频驱动的信号自动映射方法技术

本发明专利技术公开了一种仿真主频驱动的信号自动映射方法，包括读取FPGA分割之后的设计，将分割后的设计用孤岛子图表示，每个孤岛子图中包含多个SLICE；将SLICE按照预设的拓扑结构进行放置，每个SLICE对应单独的FPGA；对SLICE的边界信号按照类型进行分配；其中，类型包括松耦合信号和紧耦合信号；对松耦合信号，按照预设的第一原则进行分组；对紧耦合信号，按照预设的第二原则进行分组；获取分组后的各FPGA间各端口的仿真主频，判断各FPGA间各端口的仿真主频是否达到预设的仿真主频，若达到预设的主频，则获取可行信号引脚映射方案。能够无人工参与实现主频驱动的FPGA信号引脚自动化分配。参与实现主频驱动的FPGA信号引脚自动化分配。参与实现主频驱动的FPGA信号引脚自动化分配。

【技术实现步骤摘要】
一种仿真主频驱动的信号自动映射方法


[0001]本专利技术属于集成电路微电子
，特别是涉及一种仿真主频驱动的信号自动映射方法。

技术介绍

[0002]超大规模VLSI设计的验证一般都选择在FPGA原型系统上进行逻辑功能的验证。但大规模VLSI设计通常在数亿乃至数十亿门，单片FPGA容纳不下。因此需要对设计进行分割到多片FPGA。受限于FPGA的IO引脚，跨FPGA之间的信号传递需要通过时分复用技术（time
‑
division multiplexing, TDM）。传统的方式是通过手工对信号进行分组然后分配到FPGA的IO引脚。这种方式需要耗费过多的时间，容易出错，并且引脚的分配没有目标导向。因此，需要一种能够自动将信号映射到FPGA的IO引脚该种分配方式能够获取一个较高的仿真主频的方法。

技术实现思路

[0003]针对以上技术问题，本专利技术提供一种仿真主频驱动的信号自动映射方法。
[0004]本专利技术解决其技术问题采用的技术方案是：一种仿真主频驱动的信号自动映射方法，方法包括以下步骤：S100：读取FPGA分割之后的设计，将分割后的设计用孤岛子图表示，每个孤岛子图中包含多个SLICE；S200：将SLICE按照预设的拓扑结构进行放置，每个SLICE对应单独的FPGA；S300：对SLICE的边界信号按照类型进行分配；其中，类型包括松耦合信号和紧耦合信号；S400：对松耦合信号，按照预设的第一原则进行分组，得到各松耦合信号的分组编号；S500：对紧耦合信号，按照预设的第二原则进行分组，得到各紧耦合信号的分组编号；S600：根据各松耦合信号的分组编号和各紧耦合信号的分组编号分配到端口，获取分配后的各FPGA间各端口的仿真主频，判断各FPGA间各端口的仿真主频是否达到预设的仿真主频，若达到预设的主频，则获取可行信号引脚映射方案；其中，S400包括：1、同一原始分组的信号放在同一组并编号：给定信号集，对于，，如果，则将与放置于同一组并编号；2、同一时钟域的信号放在同一组并编号：给定信号集，对于，，如果，则将与放置于同一组并编号；
3、传输到同一目的地的信号放在同一组并编号：给定信号集，对于，，如果且，当不违背条件1和2时，则将与放置于同一组并编号；S500包括：同一端口放置相同时钟域的信号分组：根据系统预设的时钟域数量不超过LVDS端口数量，需要满足约束时钟的个数需要端口的数量，k为时钟域的端口数量；相同时钟域可以放在不同的端口。
[0005]优选地，S600中获取分配后的各FPGA间各端口间的主频具体为：；其中，表示默认的时钟频率，M和K为一常数，指的是FPGA的器件特性，TDM表示端口的TDM率。
[0006]优选地，S500还包括：若未达到预设的主频，则返回S300，直至各FPGA间各端口的主频达到预设的主频。
[0007]上述一种仿真主频驱动的信号自动映射方法，基于信号类型对各信号进行分组和分配，完成分配后进行各FPGA之间各端口的主频计算，若各FPGA之间各端口的主频能达到预设的仿真主频，则获取可行信号引脚映射方案，能够无人工参与实现主频驱动的FPGA信号引脚自动化分配。
附图说明
[0008]图1为本专利技术一实施例中一种仿真主频驱动的信号自动映射方法的流程图；图2为本专利技术另一实施例中一种仿真主频驱动的信号自动映射方法的流程图；图3为本专利技术一实施例中的SLICE的示意图；图4为本专利技术一实施例中的拓扑结构示意图。
具体实施方式
[0009]为了使本
的人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术作进一步的详细说明。
[0010]在一个实施例中，如图1所示，一种仿真主频驱动的信号自动映射方法，方法包括以下步骤：S100：读取FPGA分割之后的设计，将分割后的设计用孤岛子图表示，每个孤岛子图中包含多个SLICE。
[0011]具体地，SLICE在FPGA术语中表示FPGA内部的一些逻辑器件构成的集合，但这里为与实际FPGA区分，用SLICE表示逻辑上的FPGA。
[0012]SLICE包含输入信号和输出信号，SLICE的输入和输出信号被定义为边界信号。如图2所示为一个SLICE，包含五个输入信号和五个输出信号，可知其边界信号
为五个输入信号和五个输出信号。
[0013]S200：将SLICE按照预设的拓扑结构进行放置，每个SLICE对应单独的FPGA。
[0014]具体地，如图3所示。
[0015]S300：对SLICE的边界信号按照类型进行分配；其中，类型包括松耦合信号和紧耦合信号。
[0016]具体地，SLICE的输入输出信号与FPGA端口之间的映射主要是将逻辑上划分到一块FPGA的资源映射到实际FPGA上，其核心工作在于SLICE边界信号与FPGA输入输出端口之间的映射。SLICE的边界信号有两种类型，一种是松耦合信号，另一种是紧耦合信号。记松耦合边界输入信号为，紧耦合边界输入信号为，松耦合边界输出信号为，紧耦合边界输出信号为。
[0017]S400：对松耦合信号，按照预设的第一原则进行分组，得到各松耦合信号的分组编号；S400包括：1、同一原始分组的信号放在同一组并编号：给定信号集，对于，，如果，则将与放置于同一组并编号；2、同一时钟域的信号放在同一组并编号：给定信号集，对于，，如果，则将与放置于同一组并编号；3、传输到同一目的地的信号放在同一组并编号：给定信号集，对于，，如果且，当不违背条件1和2时，则将与放置于同一组并编号。
[0018]S500：对紧耦合信号，按照预设的第二原则进行分组，得到各紧耦合信号的分组编号；S500包括：同一端口放置相同时钟域的信号分组：根据系统预设的时钟域数量不超过LVDS端口数量，需要满足约束时钟的个数需要端口的数量，k为时钟域的端口数量；相同时钟域可以放在不同的端口。
[0019]S600：根据各松耦合信号的分组编号和各紧耦合信号的分组编号分配到端口，获取分配后的各FPGA间各端口的仿真主频，判断各FPGA间各端口的仿真主频是否达到预设的仿真主频，若达到预设的主频，则获取可行信号引脚映射方案。
[0020]具体地，预设的仿真主频由人工进行仿真时确定，通常获取所有FPGA之间各端口的主频的最大值作为预设的仿真主频。
[0021]在一个实施例中，S600中获取分配后的各FPGA间各端口间的主频具体为：；
其中，表示默认的时钟频率，M和K为一常数，指的是FPGA的器件特性，TDM表示端口的TDM率。
[0022]在一个实施例中，S500还包括：若未达到预设的主频，则返回S300，直至各FPGA间各端口的主频达到预设的主频。
[0023]上述一种仿真主频驱动的信号自动映射方法，基于信号类型对各信号进行分组，完成分配后进行各FPGA之间各端口的主频计算，若各FPGA之间各端口的主频能达到预设的仿真主频，则获取可行信号引脚映射方案，能够无人工参与实现主频驱动的FPGA信号引脚自动本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种仿真主频驱动的信号自动映射方法，其特征在于，所述方法包括以下步骤：S100：读取FPGA分割之后的设计，将分割后的设计用孤岛子图表示，每个孤岛子图中包含多个SLICE；S200：将SLICE按照预设的拓扑结构进行放置，每个SLICE对应单独的FPGA；S300：对所述SLICE的边界信号按照类型进行分配；其中，所述类型包括松耦合信号和紧耦合信号；S400：对所述松耦合信号，按照预设的第一原则进行分组，得到各松耦合信号的分组编号；S500：对所述紧耦合信号，按照预设的第二原则进行分组，得到各紧耦合信号的分组编号；S600：根据所述各松耦合信号的分组编号和所述各紧耦合信号的分组编号分配到端口，获取分配后的各FPGA间各端口的仿真主频，判断所述各FPGA间各端口的仿真主频是否达到预设的仿真主频，若达到预设的主频，则获取可行信号引脚映射方案；其中，S400包括：1、同一原始分组的信号放在同一...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：湖南泛联新安信息科技有限公司，
类型：发明
国别省市：