一种基于图表的FPGA触发条件配置方法技术

本发明专利技术公开了一种基于图表的FPGA触发条件配置方法，初始化项目代码，根据初始化后的项目代码得到信号数据，从信号数据中选择探针信号并配置探针类型；将探针类型配置为触发的探针信号作为采样信号；设置触发条件的构成要素，根据触发条件构成要素中的操作符、触发条件的进制类型和触发条件位数为每个采样信号设置触发条件，根据触发条件构成要素中的逻辑符设置不同采样信号之间的逻辑关系，由此得到采样信号配置完成的触发条件；对配置完成的触发条件进行调试，得到满足要求的触发条件。该方法支持大数据量情况下的逻辑组合，用户可根据实际情况任意组合无限量的信号触发条件，提升采样效率。升采样效率。升采样效率。

【技术实现步骤摘要】
一种基于图表的FPGA触发条件配置方法


[0001]本专利技术涉及芯片设计领域，尤其是涉及一种基于图表的FPGA触发条件配置方法。

技术介绍

[0002]芯片设计领域中，生成数据波形需要配置探针的采集触发条件。已有的触发条件配置(如vivado)不支持带逻辑符组合的形式，无法做到多信号混合逻辑的复杂条件配置，使得用户在触发条件调试过程中无法实现多信号相互影响的情况，大大限制了触发条件的调试性。因此需要设计一种图形界面高可用、高动态、高安全性的触发条件配置方法，对齐每个信号独立设置触发条件信息，在视觉上更符合人类直觉，能够解决用户数据合法性审查的痛点，所有输入的数据和操作配置均是可靠且合法的。可以随时暂停采样操作，也可以随时添加新的触发条件，拥有非常强的即时调试能力，且支持多条件混合的触发条件，还可以对特殊的情况进行单独配置条件，大大提升采样效率。

技术实现思路

[0003]针对现有的触发条件配置(如vivado)不支持带逻辑符组合的形式，无法实现多信号混合逻辑的复杂条件配置这一技术问题，本专利技术提供了一种基于图表的FPGA触发条件配置方法，包括如下步骤：
[0004]S1、初始化项目代码，根据项目代码得到信号数据，从信号数据中选择探针信号并配置探针类型，探针类型包括触发；
[0005]S2、设置触发条件的构成要素，构成要素包括触发条件的操作符与逻辑符、触发条件的进制类型、触发条件位数；
[0006]S3、将探针类型为触发的探针信号作为采样信号，根据触发条件的操作符、触发条件的进制类型、触发条件位数为每个采样信号设置触发条件，根据触发条件的逻辑符设置不同采样信号之间的逻辑关系；
[0007]S4、将每个采样信号的触发条件和不同采样信号之间的逻辑关系通过触发条件表展示，得到采样信号配置完成的触发条件；
[0008]S5、对采样信号配置完成的触发条件进行调试，得到满足要求的触发条件。
[0009]优选地，S1具体包括：
[0010]S11、初始化项目代码，将用verilog编程语言编写的项目代码编译成FPGA硬件使用的格式代码，得到初始化后的项目代码；
[0011]S12、根据初始化后的项目代码生成需要采样的信号数据，将需要采样的信号数据导入FPGA波形采样系统，经过处理，输出每个信号的位宽并生成总信号树；
[0012]S13、设置探针类型，在总信号树中根据用户需求选择探针信号，并为探针信号配置探针类型，探针类型包括触发。
[0013]优选地，S2中触发条件的操作符具体包括：＝＝、！＝、<、<＝、>、>＝。
[0014]优选地，S2中触发条件的逻辑符具体包括：AND、NAND、NOR、OR。
[0015]优选地，S2中触发条件的进制类型具体包括：二进制(B)、八进制(O)、十进制有符号(S)、十进制无符号(U)、十六进制(H)。
[0016]优选地，S2中触发条件位数和采样信号的位宽对应。
[0017]优选地，S3根据触发条件的操作符、触发条件的进制类型、触发条件位数为每个采样信号设置触发条件，具体包括：为每个采样信号新增、编辑或删除触发条件。
[0018]优选地，S4中将每个采样信号的触发条件和不同采样信号之间的逻辑关系通过触发条件表展示，触发条件表的字段包括采样信号名称、操作符、基数、实际值和编辑。
[0019]上述一种基于图表的FPGA触发条件配置方法，首先初始化项目代码，根据初始化后的项目代码得到信号数据，从信号数据中选择探针信号并配置探针类型，将探针类型配置为触发的探针信号作为采样信号；设置触发条件的构成要素，根据触发条件构成要素中的操作符、触发条件的进制类型和触发条件位数为每个采样信号设置触发条件，根据触发条件构成要素中的逻辑符设置不同采样信号之间的逻辑关系，由此得到采样信号配置完成的触发条件；对配置完成的触发条件进行调试，得到满足要求的触发条件。该方法支持大数据量情况下的逻辑组合，用户可根据实际情况任意组合无限量的信号触发条件，提升采样效率。
附图说明
[0020]图1是本专利技术一实施例中一种基于图表的FPGA触发条件配置方法的流程图；
[0021]图2是本专利技术一实施例中触发条件操作符示意图；
[0022]图3是本专利技术一实施例中删除触发条件操作示意图；
[0023]图4是本专利技术一实施例中触发条件逻辑符示意图。
具体实施方式
[0024]为了使本
的人员更好地理解本专利技术的技术方案，下面结合附图对本专利技术作进一步的详细说明。
[0025]一种基于图表的FPGA触发条件配置方法，包括如下步骤：
[0026]S1、初始化项目代码，根据项目代码得到信号数据，从信号数据中选择探针信号并配置探针类型，探针类型包括触发；
[0027]S2、设置触发条件的构成要素，构成要素包括触发条件的操作符与逻辑符、触发条件的进制类型、触发条件位数；
[0028]S3、将探针类型为触发的探针信号作为采样信号，根据触发条件的操作符、触发条件的进制类型、触发条件位数为作为采样信号的每个探针信号设置触发条件，根据触发条件的逻辑符设置作为采样信号的不同探针信号之间的逻辑关系；
[0029]S4、将作为采样信号的每个探针信号的触发条件和作为采样信号的不同探针信号之间的逻辑关系通过触发条件表展示，得到作为采样信号的探针信号配置完成的触发条件；
[0030]S5、对作为采样信号的探针信号配置完成的触发条件进行调试，得到满足要求的触发条件。
[0031]具体地，参见图1，图1位本专利技术一实施例中一种基于图表的FPGA触发条件配置方
法的流程图。
[0032]一种基于图表的FPGA触发条件配置方法，首先初始化项目代码，将项目代码转换为对应的信号数据，从信号数据中选择探针信号并配置探针类型，探针类型包括触发和监控，将探针类型配置为触发的探针信号作为采样信号；接着设置触发条件的构成要素，构成要素包括操作符、逻辑符、进制类型及触发条件位数等，接着根据操作符、进制类型以及触发条件位数对每个采样信号设置触发条件，通过逻辑符设置不同的采样信号之间的逻辑关系，完成触发条件的设置；最后启动调试，通过触发条件事件交互，在信号采集过程中修改作为采样信号的探针信号的触发条件，同一时间只能修改一个探针信号的触发条件，可以选择保存或者取消修改，修改期间可以任意增删探针信号，并根据修改后的触发条件重新触发作为采样信号的探针信号的信号采集，在调试过程中，当FPGA芯片上对应的采样信号在某一瞬间生成了符合触发条件的值，意味着本次调试成功，对应的触发条件为满足要求的触发条件。当为探针信号配置的探针类型为监控时，不需要再设置触发条件，探针类型为监控的探针信号会自动采集相应的信号数据。
[0033]在一个实施例中，S1具体包括：
[0034]S11、初始化项目代码，将用verilog编程语言编写本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于图表的FPGA触发条件配置方法，其特征在于，包括如下步骤：S1、初始化项目代码，根据所述项目代码得到信号数据，从所述信号数据中选择探针信号并配置探针类型，所述探针类型包括触发；S2、设置触发条件的构成要素，所述构成要素包括触发条件的操作符与逻辑符、触发条件的进制类型、触发条件位数；S3、将所述探针类型为触发的探针信号作为采样信号，根据所述触发条件的操作符、触发条件的进制类型、触发条件位数为每个采样信号设置触发条件，根据所述触发条件的逻辑符设置不同采样信号之间的逻辑关系；S4、将每个采样信号的触发条件和不同采样信号之间的逻辑关系通过触发条件表展示，得到采样信号配置完成的触发条件；S5、对所述采样信号配置完成的触发条件进行调试，得到满足要求的触发条件。2.如权利要求1所述的基于图表的FPGA触发条件配置方法，其特征在于，所述S1具体包括：S11、初始化项目代码，将用verilog编程语言编写的项目代码编译成FPGA硬件使用的格式代码，得到初始化后的项目代码；S12、根据所述初始化后的项目代码生成需要采样的信号数据，将所述需要采样的信号数据导入FPGA波形采样系统，经过处理，输出每个信号的位宽并生成总信号树；S13、设置探针类型，在所述总信号树中根据用户需求选择探针信号，并为探针信号配置探针...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：湖南泛联新安信息科技有限公司，
类型：发明
国别省市：