逻辑综合时序的尺寸调整方法、装置、存储介质及电子设备制造方法及图纸

本公开涉及逻辑综合时序的尺寸调整方法、装置、存储介质及电子设备。所述逻辑综合时序的尺寸调整方法通过初始化模拟退火算法的当前温度和迭代次数；提取逻辑综合时序网络中的每个结点的子网络；计算子网络对应每个结点的当前尺寸和替换尺寸的局部代价；计算当前温度下的替换尺寸的局部代价的接收概率，并以接收概率的概率接受每个结点的替换尺寸；将每个结点的替换尺寸替换为每个结点的当前尺寸以更新逻辑综合时序网络；降低当前温度并进入下一次迭代，重复上述过程，直到达到初始迭代次数，实现逻辑综合时序的尺寸调整。能够在考虑多种约束条件的情况下利用优化的方法最小化时延，有效降低网络的成本。有效降低网络的成本。有效降低网络的成本。

【技术实现步骤摘要】
逻辑综合时序的尺寸调整方法、装置、存储介质及电子设备


[0001]本专利技术属于集成电路数字电路模拟
，特别涉及一种逻辑综合时序的尺寸调整方法、装置、存储介质及电子设备，适用于逻辑综合与物理综合方向的时序优化。

技术介绍

[0002]在调整集成电路(Integrated Circuit，IC)中元件尺寸的过程中使用了各种自动化设计工具和技术。一些常见的用于此过程的产品和技术包括：
[0003]模拟工具：这些模拟工具允许设计人员预测不同元件尺寸和配置的集成电路IC的性能。例如集成电路模拟程序(Simulation program with Integrated Circuit Emphasis，SPICE)和Spectre仿真器(非直接继承SPICE的电路数值模拟器)是Cadence公司的线路仿真工具。
[0004]优化算法：可以使用这些优化算法基于某些性能标准找到最佳元件尺寸。优化算法可以包括模拟退火算法(Simulated Annealing，SA)、遗传算法(Genetic Algorithm，GA)和梯度下降算法(Gradient descent)等。
[0005]机器学习：可以使用机器学习技术实现元件尺寸的自动化调整，并提高元件尺寸的自动化调整效率。机器学习可以训练神经网络，预测给定性能标准的最佳元件尺寸等。
[0006]设计自动化工具：可以使用这些设计自动化工具进行元件尺寸的自动化调整，减少元件尺寸的自动化调整过程中手动工作的数量。设计自动化工具可以为布局生成器和物理合成工具等。
[0007]总的来说，这些自动化设计工具和技术可以帮助集成电路设计人员在考虑集成电路功耗、成本和市场需求等因素的同时，找到集成电路IC的最佳元件尺寸。
[0008]然而，在集成电路自动化设计时，逻辑综合尺寸调整是一个重要的步骤，通过调整集成电路元件的尺寸以满足集成电路的性能要求。不同的逻辑综合尺寸调整方法具有不同的优劣。例如，基于约束的尺寸调整方法可以很好地满足用户的约束条件，但是不能很好地提高电路的性能。基于统计的尺寸调整法需要对大量的数据进行重新分析，而基于模拟的尺寸调整方法需要对电路进行重新模拟，需要更多的时间和计算资源。基于优化的尺寸调整方法可以最大化或最小化某个目标函数，但是会忽略用户的约束条件。

技术实现思路

[0009]本专利技术克服了现有技术的不足之一，提供了一种逻辑综合时序的尺寸调整方法、装置、存储介质及电子设备，能够在考虑多种约束条件的情况下利用优化的方法最小化时延，有效地降低网络的成本，简单易用，使超大规模集成电路在短时间内收敛。
[0010]根据本公开的一方面，提出了一种逻辑综合时序的尺寸调整方法，所述方法包括：
[0011]初始化模拟退火算法的当前温度和迭代次数；
[0012]提取逻辑综合时序网络中的每个结点的子网络；
[0013]计算所述子网络对应所述每个结点的当前尺寸和替换尺寸的局部代价，其中所述
替换尺寸包括每个结点所枚举的所有替换尺寸；
[0014]计算所述当前温度下的替换尺寸的局部代价的接收概率，并以接收概率的概率接受每个结点的替换尺寸；
[0015]将每个结点的替换尺寸替换为每个结点的当前尺寸以更新所述逻辑综合时序网络；
[0016]降低所述当前温度并进入下一次迭代，重复上述过程，直到达到初始迭代次数，实现逻辑综合时序的尺寸调整。
[0017]在一种可能的实现方式中，所述以接收概率的概率接受每个结点的替换尺寸，包括：
[0018]比较所述每个结点的当前尺寸的局部代价和替换尺寸的局部代价，如果所述替换尺寸的局部代价小于所述当前尺寸的局部代价，则选择局部代价最低的替换尺寸替换所述每个结点的当前尺寸；否则，以接收概率的概率接受每个结点的替换尺寸。
[0019]在一种可能的实现方式中，针对每个结点，所述每个结点的子网络包括当前结点、与所述当前结点关联的第一级上游结点，以及与所述当前结点关联的第一级下游结点。
[0020]在一种可能的实现方式中，所述计算所述子网络对应所述每个结点的当前尺寸的局部代价，包括：
[0021]针对每个结点的第一级下游结点，计算所有第一级上游结点经过所述每个结点到达所述第一级下游结点的最大时间值；
[0022]根据所述第一级下游结点的到达时间阈值和所述最大时间值计算所述第一级下游结点的松弛值；
[0023]将所述第一级下游结点的最大松弛值作为所述子网络对应所述每个结点的当前尺寸的局部代价。
[0024]在一种可能的实现方式中，在计算所述子网络对应所述当前结点的替换尺寸的局部代价之前，包括：将所述当前结点的当前尺寸替换为替换尺寸。
[0025]在一种可能的实现方式中，所述第一级下游结点的最大松弛值的值为正时，则不需要调整所述当前结点的尺寸，否则，需要调整所述当前节点的尺寸。
[0026]在一种可能的实现方式中，所述所有替换尺寸按照功能相同的结点的替换尺寸大小进行排序。
[0027]根据本公开的一方面，提出了一种逻辑综合时序的尺寸调整装置，所述装置包括：
[0028]初始化模块，用于初始化模拟退火算法的当前温度和迭代次数；
[0029]提取模块，用于提取逻辑综合时序网络中的每个结点的子网络；
[0030]第一计算模块，用于计算所述子网络对应所述每个结点的当前尺寸和替换尺寸的局部代价，其中所述替换尺寸包括每个结点所枚举的所有替换尺寸；
[0031]第二计算模块，用于计算所述当前温度下的替换尺寸的局部代价的接收概率，并以接收概率的概率接受每个结点的替换尺寸；
[0032]替换模块，用于将每个结点的替换尺寸替换为每个结点的当前尺寸以更新所述逻辑综合时序网络；
[0033]迭代模块，用于降低所述当前温度并进入下一次迭代，重复上述过程，直到达到初始迭代次数，实现逻辑综合时序的尺寸调整。
[0034]根据本公开的一方面，提出了一种存储介质，其上存储有计算机程序，所述程序被处理器运行时实现如上所述的方法。
[0035]根据本公开的一方面，提出了一种电子设备，包括：处理器和存储有计算机程序的存储器，所述处理器被配置为在运行计算机程序时实现如上所述的方法。
[0036]本公开的逻辑综合时序的尺寸调整方法，通过初始化模拟退火算法的当前温度和迭代次数；提取逻辑综合时序网络中的每个结点的子网络；计算所述子网络对应所述每个结点的当前尺寸和替换尺寸的局部代价，其中所述替换尺寸包括每个结点所枚举的所有替换尺寸；计算所述当前温度下的替换尺寸的局部代价的接收概率，并以接收概率的概率接受每个结点的替换尺寸；将每个结点的替换尺寸替换为每个结点的当前尺寸以更新所述逻辑综合时序网络；降低所述当前温度并进入下一次迭代，重复上述过程，直到达到初始迭代次数，实现逻辑综合时序的尺寸调整。能够在考虑多种约束条件的情况下利用优化的方法最小化时延，有效地降低网络的成本，简单易用，使超大规本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种逻辑综合时序的尺寸调整方法，其特征在于，所述方法包括：初始化模拟退火算法的当前温度和迭代次数；提取逻辑综合时序网络中的每个结点的子网络；计算所述子网络对应所述每个结点的当前尺寸和替换尺寸的局部代价，其中所述替换尺寸包括每个结点所枚举的所有替换尺寸；计算所述当前温度下的替换尺寸的局部代价的接收概率，并以接收概率的概率接受每个结点的替换尺寸；将每个结点的替换尺寸替换为每个结点的当前尺寸以更新所述逻辑综合时序网络；降低所述当前温度并进入下一次迭代，重复上述过程，直到达到初始迭代次数，实现逻辑综合时序的尺寸调整。2.根据权利要求1所述的逻辑综合尺寸调整方法，其特征在于，所述以接收概率的概率接受每个结点的替换尺寸，包括：比较所述每个结点的当前尺寸的局部代价和替换尺寸的局部代价，如果所述替换尺寸的局部代价小于所述当前尺寸的局部代价，则选择局部代价最低的替换尺寸替换所述每个结点的当前尺寸；否则，以接收概率的概率接受每个结点的替换尺寸。3.根据权利要求1所述的逻辑综合尺寸调整方法，其特征在于，针对每个结点，所述每个结点的子网络包括当前结点、与所述当前结点关联的第一级上游结点，以及与所述当前结点关联的第一级下游结点。4.根据权利要求3所述的逻辑综合尺寸调整方法，其特征在于，所述计算所述子网络对应所述每个结点的当前尺寸的局部代价，包括：针对每个结点的第一级下游结点，计算所有第一级上游结点经过所述每个结点到达所述第一级下游结点的最大时间值；根据所述第一级下游结点的到达时间阈值和所述最大时间值计算所述第一级下游结点的松弛值；将所述第一级下游结点的最大松弛值作为所述子网络对应所述每个结点的当前尺寸的...

【专利技术属性】
技术研发人员：李萍萍，
申请(专利权)人：上海立芯软件科技有限公司，
类型：发明
国别省市：