【技术实现步骤摘要】
本专利技术涉及超大规模集成电路(vlsi)物理设计自动化领域，尤其涉及一种基于rsmt(rectilinear steiner minimum tree，直线最小斯坦纳树)拓扑的全局布局方法、系统、设备及介质。
技术介绍
1、在现代集成电路设计中，随着芯片几何尺寸的持续缩小，全局布局变得非常重要，其质量直接影响芯片面积、速度、功耗和完成设计周期所需的迭代次数，在决定电路性能方面起着重要作用。
2、目前，在全局布局中使用的线长模型一般为半周长线长(hpwl)模型，在使用该模型进行线长优化时，未考虑线长的拓扑结构，因而在全局布局优化过程中存在较大的局限性，最终可能导致芯片的时序等性能指标较差。
技术实现思路
1、针对上述现有技术的不足，本专利技术提供一种基于rsmt拓扑的全局布局方法、系统、设备及介质，以在实现线长优化的同时，提升芯片时序性能。
2、为了实现上述目的，本专利技术采用以下技术方案：
3、第一方面，本专利技术提供一种基于rsmt拓扑的全局布局方法
【技术保护点】
1.一种基于RSMT拓扑的全局布局方法，其特征在于，包括：
2.如权利要求1所述的全局布局方法，其特征在于，基于该线网对应的半周长线长、以及所述RSMT拓扑中引脚与相应斯坦纳点之间的连接线长，建立该线网的线长模型如下：
3.如权利要求2所述的全局布局方法，其特征在于，在构建所述目标函数之前，所述方法还包括：
4.如权利要求3所述的全局布局方法，其特征在于，在对所述线长模型进行光滑处理之前，所述方法还包括：
5.如权利要求4所述的全局布局方法，其特征在于，对简化后的所述线长模型WL(e)进行光滑处理后，得到所述线长模型的可
...【技术特征摘要】
1.一种基于rsmt拓扑的全局布局方法，其特征在于，包括：
2.如权利要求1所述的全局布局方法，其特征在于，基于该线网对应的半周长线长、以及所述rsmt拓扑中引脚与相应斯坦纳点之间的连接线长，建立该线网的线长模型如下：
3.如权利要求2所述的全局布局方法，其特征在于，在构建所述目标函数之前，所述方法还包括：
4.如权利要求3所述的全局布局方法，其特征在于，在对所述线长模型进行光滑处理之前，所述方法还包括：
5.如权利要求4所述的全局布局方法，其特征在于，对简化后的所述线长模型wl(e)进行光滑处理后，得到所述线长模型的可导形式如下：
6.如权利要求1所述的全...
【专利技术属性】
技术研发人员：邹鹏，魏民，蔡志杰，陈伟杰，
申请(专利权)人：上海立芯软件科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。