介电薄膜、其制作方法及导电插塞技术

本发明专利技术提供了介电薄膜、其制作方法及导电插塞。该介电薄膜包括非硅基介电膜和掺杂至非硅基介电膜中的氟自由基。其中，由于膜层的介电性与形成膜层的材料的极性有关，即材料的极性越大，膜层的介电常数越小，基于此，在低介电常数的非硅基介电膜中掺杂低极性基团的氟自由基之后，该氟自由基能够增加膜层材料的疏水性，从而减少了膜层材料与空气中的潮气的反应，进而减少了羟基基团等高极性基团的形成，且氟自由基本身为低极性基团，因此，氟自由基对非硅基介电膜的介电性的影响较小，从而能够使得介电薄膜达到理论上的最小k值。使得介电薄膜达到理论上的最小k值。使得介电薄膜达到理论上的最小k值。

【技术实现步骤摘要】
介电薄膜、其制作方法及导电插塞


[0001]本专利技术涉及半导体制造
，具体而言，涉及一种介电薄膜、其制作方法及导电插塞。

技术介绍

[0002]随着芯片集成度的不断提高，RC时延、串扰噪声和功耗等越来越成为严重的问题。Low k (低介电常数)技术在这样的背景下产生并逐渐应用到集成电路制造工艺中。
[0003]随着制程节点推进到10 nm以下，传统的F
‑
SiO2、OSG、P
‑
OSG已不能满足需求，MOF(金属有机框架化合物)、COF (共价有机框架化合物)、PIM（微孔聚合物）等新材料受到产学界的关注。此类材料多为多孔材料，多孔结构提高了材料比表面积，由于空气的k值接近1，故能有效地降低k值，然而难以避免地会接触到空气中的潮气，潮气会与材料反应，产生羟基等高极性基团，由于高极性基团会影响材料的介电性，从而使得材料往往难以达到其理论上的最小k值。比如MOF材料理论值大多小于2，而实际值大多在2.3左右。

技术实现思路

[0004]本专利技术的主要目的在于提供一种介电薄膜、其制作方法及导电插塞，以解决现有技术中低介电常数的材料难以达到其理论上的最小k值的问题。
[0005]为了实现上述目的，根据本专利技术的一个方面，提供了一种介电薄膜，该介电薄膜包括非硅基介电膜和掺杂至非硅基介电膜中的氟自由基。
[0006]进一步地，非硅基介电膜的材料包括金属有机框架化合物、共价有机框架化合物或微孔聚合物中的任意一种。
[0007]进一步地，介电薄膜的厚度为150nm~250nm。
[0008]为了实现上述目的，根据本专利技术的一个方面，提供了一种介电薄膜的制作方法，该方法包括以下步骤：提供半导体基体，半导体基体具有第一表面；在第一表面上形成非硅基介电膜；在非硅基介电膜中掺杂氟自由基，以形成介电薄膜。
[0009]进一步地，形成非硅基介电膜的步骤包括：在第一表面上沉积前驱体材料层；将具有前驱体材料层的半导体基体和有机气源放入化学气相反应室中，采用化学气相法，以使有机气源和前驱体材料层反应形成非硅基介电膜。
[0010]进一步地，前驱体材料层的材料包括金属氧化物、有机单体、烷基化合物或芳基化合物中的一种或多种。
[0011]进一步地，形成介电薄膜的步骤包括：提供具有氟自由基的氟化物；采用化学气相法，以使氟化物和非硅基介电膜进行反应形成介电薄膜。
[0012]进一步地，氟化物包括全氟烷烃。
[0013]根据本专利技术的另一方面，提供了一种导电插塞，该导电插塞包括：半导体基体，半导体基体具有第一表面；如上述的介电薄膜，或采用上述的介电薄膜的制作方法制作形成的介电薄膜，介电薄膜设置于第一表面上，介电薄膜具有远离第一表面的第二表面，且介电
薄膜具有自第二表面贯穿至第一表面的凹槽；导电连接部，导电连接部设置于凹槽中，形成导电插塞。
[0014]进一步地，半导体基体包括层叠设置的硅衬底、二氧化硅和碳氮化硅，介电薄膜与碳氮化硅接触设置。
[0015]应用本专利技术的技术方案，提供一种介电薄膜，通过在形成低介电常数的非硅基介电膜之后，将氟自由基掺杂至上述非硅基介电膜中，从而形成介电薄膜。由于膜层的介电性与形成膜层的材料的极性有关，即材料的极性越大，膜层的介电常数越小，基于此，在低介电常数的非硅基介电膜中掺杂低极性基团的氟自由基之后，该氟自由基能够增加膜层材料的疏水性，从而减少了膜层材料与空气中的潮气的反应，进而减少了羟基基团等高极性基团的形成，且氟自由基本身为低极性基团，因此，氟自由基对非硅基介电膜的介电性的影响较小，从而能够使得介电薄膜达到理论上的最小k值。
附图说明
[0016]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0017]图1示出了根据本专利技术实施例的一种介电薄膜的制作方法中，形成前驱体材料层的剖面结构示意图；
[0018]图2示出了根据本专利技术实施例的一种介电薄膜的制作方法中，形成非硅基介电膜的剖面结构示意图；
[0019]图3示出了根据本专利技术实施例的一种介电薄膜的制作方法中，形成介电薄膜的剖面结构示意图；
[0020]图4示出了导电插塞的剖面结构示意图；
[0021]图5示出了为了形成图4所示的导电插塞，在图3所示的介电薄膜远离半导体基体的一侧形成掩膜层的剖面结构示意图；
[0022]图6示出了在图5所示的基础上，刻蚀形成凹槽的剖面结构示意图；
[0023]图7示出了在图6所示的凹槽中填充导电材料的剖面结构示意图。
[0024]其中，上述附图包括以下附图标记：
[0025]1、半导体基体；2、前驱体材料层；3、非硅基介电膜；4、介电薄膜；5、掩膜层；6、凹槽；7、导电材料；8、导电连接部；9、阻挡层。
具体实施方式
[0026]需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本专利技术。
[0027]为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。
[0028]需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第
二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0029]正如
技术介绍
中所提到的，随着芯片集成度的不断提高，芯片的RC时延、串扰噪声和功耗等问题越来越严重，现有技术中为了改善上述问题，将Low k (低介电常数)技术应用到了集成电路制造工艺中，使得形成的低介电材料层能够改善上述问题。然而，形成低介电材料层的制造工艺中，材料通常难以避免的会与空气接触，从而使得空气中的潮气和材料反应，进而会产生羟基等高极性基团，该极性基团能够影响材料的介电性，使得材料往往难以达到其理论上的最小k值。本专利技术的申请人为了解决上述技术问题，提供了一种介电薄膜、其制作方法及导电插塞。
[0030]根据本专利技术的一个实施例，提供了一种介电薄膜，该介电薄膜包括非硅基介电膜和掺杂至非硅基介电膜中的氟自由基。
[0031]采用上述技术方案，通过在形成低介电常数的非硅基介电膜之后，将氟自由基掺杂至上述非硅基介电膜中，从而形成介电薄膜。由于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种介电薄膜，其特征在于，包括非硅基介电膜和掺杂至所述非硅基介电膜中的氟自由基。2.根据权利要求1所述的介电薄膜，其特征在于，所述非硅基介电膜的材料包括金属有机框架化合物、共价有机框架化合物或微孔聚合物中的任意一种。3.根据权利要求1或2所述的介电薄膜，其特征在于，所述介电薄膜的厚度为150nm~250nm。4.一种介电薄膜的制作方法，其特征在于，包括以下步骤：提供半导体基体，所述半导体基体具有第一表面；在所述第一表面上形成非硅基介电膜；在所述非硅基介电膜中掺杂氟自由基，以形成所述介电薄膜。5.根据权利要求4所述的制作方法，其特征在于，形成所述非硅基介电膜的步骤包括：在所述第一表面上沉积前驱体材料层；将具有所述前驱体材料层的所述半导体基体和有机气源放入化学气相反应室中，采用化学气相法，以使所述有机气源和所述前驱体材料层反应形成所述非硅基介电膜。6.根据权利要求5所述的制作方法，其特征在于，所述前驱体材料层的材料包括金属氧化物、有...

【专利技术属性】
技术研发人员：薛翔，张伟，汪民武，林智伟，郭廷晃，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：