屏蔽栅极沟槽结构的制备方法技术

本发明专利技术提供一种屏蔽栅极沟槽结构的制备方法，所述屏蔽栅极沟槽结构的制备方法包括：提供一衬底，所述衬底中形成有沟槽，且在所述衬底与所述沟槽的表面形成有氧化层。对所述氧化层进行离子注入。去除位于所述沟槽侧壁上的部分厚度的所述氧化层。因此，本发明专利技术通过对所述氧化层进行离子注入，从而改变所述氧化层的化学性质，进而能够在去除位于所述沟槽侧壁上的部分厚度的所述氧化层时，提高所述氧化层的刻蚀速率。故在不改变原工艺的条件下，所述氧化层的刻蚀速率增加，能够缓解原工艺中出现的侧向刻蚀的问题，则本发明专利技术不仅节约了制备的时间成本，提高效率，还能够到达较佳的工艺效果，提高器件性能。提高器件性能。提高器件性能。

【技术实现步骤摘要】
屏蔽栅极沟槽结构的制备方法


[0001]本专利技术涉及半导体制造
，特别涉及一种屏蔽栅极沟槽结构的制备方法。

技术介绍

[0002]金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，简称金氧半场效晶体管，是一种可以广泛使用在模拟电路与数字电路的场效晶体管。金属氧化物半导体场效应管依照其“沟道”极性的不同，可分为电子占多数的N沟道型与空穴占多数的P沟道型，通常被称为N型金属氧化物半导体场效应管(NMOSFET)与P型金属氧化物半导体场效应管(PMOSFET)。现在基于半导体材料的金属氧化物半导体场效应管在微处理器、微控制器等数位信号处理上，以及模拟信号处理的集成电路上都有非常广泛的应用。
[0003]其中，屏蔽栅极沟槽结构(Split-Gate-Trench，SGT)因其具有电荷耦合效应，在具有传统沟槽的金属氧化物半导体场效应晶体管垂直耗尽(P-Body/N-Epi结)基础上引入了水平耗尽，将器件电场由三角形分布改变为近似矩形分布。在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压，并能够屏蔽沟槽栅极和漏极。目前，该结构在中低压功率器件领域得到广泛应用。
[0004]然而在制备屏蔽栅极沟槽结构的过程中，尤其是刻蚀沟槽氧化层时，因受药液横向刻蚀的影响，会出现对与氧化层相接的衬底进行刻蚀，即侧向刻蚀问题，从而影响后续工艺，严重影响器件性能。目前，常用的避免侧向刻蚀的方法是改变刻蚀溶液的化学性质或者增加生长一层掩膜层，用来阻挡侧向刻蚀。但在实际工艺操作过程中，这些方法会增加工艺复杂度，降低工作效率。
[0005]因此，需要一种新的屏蔽栅极沟槽结构的制备方法，来解决侧向刻蚀问题，并提高工作效率，保障器件性能。

技术实现思路

[0006]本专利技术的目的在于提供一种屏蔽栅极沟槽结构的制备方法，以解决在刻蚀工艺中，出现的侧向刻蚀问题。
[0007]为解决上述技术问题，本专利技术提供一种屏蔽栅极沟槽结构的制备方法，包括：
[0008]提供一衬底，所述衬底中形成有沟槽，且所述衬底与所述沟槽的表面形成有氧化层；
[0009]对所述氧化层进行离子注入；
[0010]去除位于所述沟槽侧壁上的部分厚度的所述氧化层。
[0011]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，对所述氧化层进行离子注入中所采用的离子包括锗离子和氩离子。
[0012]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，对所述氧化层进行离子注入中的离子浓度大于1
×
10
15
ions/cm3。
[0013]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，所述氧化层进行离子注入的深度等于所述沟槽侧壁上去除的所述氧化层的厚度。
[0014]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，采用湿法刻蚀工艺去除部分位于所述沟槽侧壁上的所述氧化层，其中刻蚀液包括氢氟酸。
[0015]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，在去除部分位于所述沟槽侧壁上的所述氧化层之前，所述屏蔽栅极沟槽结构的制备方法还包括：去除所述衬底表面的所述氧化层。
[0016]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，采用湿法刻蚀工艺去除所述衬底表面的所述氧化层，其中刻蚀液包括氢氟酸。
[0017]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，采用热氧化工艺在所述衬底与所述沟槽的表面形成所述氧化层。
[0018]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，在对所述氧化层进行离子注入之前，所述屏蔽栅极沟槽结构的制备方法还包括：在所述沟槽内形成介质层，且所述介质层填充所述沟槽。
[0019]可选的，在所述的屏蔽栅极沟槽结构的制备方法中，所述介质层的材质包括多晶硅。
[0020]综上，本专利技术提供一种屏蔽栅极沟槽结构的制备方法，所述屏蔽栅极沟槽结构的制备方法包括：提供一衬底，所述衬底中形成有沟槽，且在所述衬底与所述沟槽的表面形成有氧化层；对所述氧化层进行离子注入；去除位于所述沟槽侧壁上的部分厚度的所述氧化层。因此，本专利技术通过对所述氧化层进行离子注入，从而改变所述氧化层的化学性质，进而能够在去除位于所述沟槽侧壁上的部分厚度的所述氧化层时，提高所述氧化层的刻蚀速率。故在不改变原工艺的条件下，所述氧化层的刻蚀速率增加，能够缓解原工艺中出现的侧向刻蚀的问题，则本专利技术不仅节约了制备的时间成本，提高效率，还能够到达较佳的工艺效果，提高器件性能。
附图说明
[0021]图1是本专利技术实施例中的刻蚀方法流程图；
[0022]图2-5和7是本专利技术实施例中的屏蔽栅极沟槽结构的制备方法中各步骤中半导体结构示意图；
[0023]图6是本专利技术实施例中的侧向刻蚀位置示意图；
[0024]其中，附图标记说明：
[0025]100-衬底；101-外延层；102-掩模层；103-氧化层；104-介质层；P-沟槽；M-侧向刻蚀。
具体实施方式
[0026]由上述可知，在制备屏蔽栅极沟槽结构的过程中，尤其是刻蚀沟槽氧化层时，会出现侧向刻蚀的情况，严重影响器件性能。目前，常用的避免侧向刻蚀的方法是改变刻蚀溶液的化学性质或者增加生长一层掩膜层，用来阻挡侧向刻蚀。但在实际工艺操作过程中，这些方法会增加工艺复杂度，降低工作效率。
[0027]因此，需要一种屏蔽栅极沟槽结构的制备方法，来解决侧向刻蚀问题，并提高工作效率，保障器件性能。
[0028]以下结合附图和具体实施例对本专利技术提出的屏蔽栅极沟槽结构的制备方法作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
[0029]为解决上述技术问题，本实施例提供一种屏蔽栅极沟槽结构的制备方法，请参阅图1，所述屏蔽栅极沟槽结构的制备方法包括：
[0030]步骤一S10：提供一衬底，所述衬底中形成有沟槽，且所述衬底与所述沟槽的表面形成有氧化层；
[0031]步骤二S20：对所述氧化层进行离子注入；
[0032]步骤三S30：去除位于所述沟槽侧壁上的部分厚度的所述氧化层。
[0033]以下结合附图2-5对本实施例提供的所述屏蔽栅极沟槽结构的制备方法作具体阐述：
[0034]步骤一S10：请参阅图2-3，提供一衬底100，所述衬底100中形成有沟槽P，且所述衬底100与所述沟槽P的表面形成有氧化层103。
[0035]所述衬底100包括但不限于为硅基底、锗硅基底等。如图2所示，在形成所述沟槽P之前，先在所述衬底100上表面生长一层外延层101。在制备N-通道MOSFET时，所述外延层101为重掺杂的N-型外延层101。在制备P-通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅极沟槽结构的制备方法，其特征在于，所述屏蔽栅极沟槽结构的制备方法包括：提供一衬底，所述衬底中形成有沟槽，且所述衬底与所述沟槽的表面形成有氧化层；对所述氧化层进行离子注入；去除位于所述沟槽侧壁上的部分厚度的所述氧化层。2.根据权利要求1所述的屏蔽栅极沟槽结构的制备方法，其特征在于，对所述氧化层进行离子注入中所采用的离子包括锗离子和氩离子。3.根据权利要求1所述的屏蔽栅极沟槽结构的制备方法，其特征在于，对所述氧化层进行离子注入中的离子浓度大于1
×
10
15
ions/cm3。4.根据权利要求1所述的屏蔽栅极沟槽结构的制备方法，其特征在于，所述氧化层进行离子注入的深度等于所述沟槽侧壁上去除的所述氧化层的厚度。5.根据权利要求1所述的屏蔽栅极沟槽结构的制备方法，其特征在于，采用湿法刻蚀工艺去除部分位于所...

【专利技术属性】
技术研发人员：梁肖，张凌越，姜波，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：