时钟占空比调整电路及其方法技术

本公开提供了一种时钟占空比调整电路及其方法，该时钟占空比调整电路包括第一调整子电路，配置为获取第一待调整时钟信号、第二待调整时钟信号和时钟输入信号，并基于时钟输入信号，对第一待调整时钟信号和第二待调整时钟信号进行逻辑运算处理，得到第一输出时钟信号；其中，第一待调整时钟信号和第二待调整时钟信号为来自三分频的输出信号或五分频的输出信号；以及第二调整子电路，配置为对第一输出时钟信号、第二待调整时钟信号和第一调整子电路的第一输出信号进行逻辑运算处理，得到第二输出时钟信号；其中，第二输出时钟信号为50％占空比的时钟信号。50％占空比的时钟信号。50％占空比的时钟信号。

【技术实现步骤摘要】
时钟占空比调整电路及其方法


[0001]本公开涉及集成电路
，更具体地，涉及一种时钟占空比调整电路及其方法。

技术介绍

[0002]分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。常见的分频器为二分频、三分频或五分频等。一般地，单端二分频的输出信号的时钟占空比为50％，单端三分频的输出信号的时钟占空比为33.33％或66.67％，单端五分频的输出信号的时钟占空比为40％或60％。
[0003]在实际应用场景中，50％的时钟占空比的时钟信号对于数据处理最有利，可以保证系统稳定工作。然而，为了得到50％的时钟占空比的时钟信号，往往需要时钟占空比调整电路(Duty Cycle Correction Circuit)来调整时钟信号的占空比。
[0004]相关技术中，时钟占空比调整电路输出的输出信号的时钟占空比往往存在调整精度偏低的技术问题。

技术实现思路

[0005]本公开提出了一种时钟占空比调整电路及其方法。
[0006]根据本公开的第一方面，提出了一种时钟占空比调整电路，包括第一调整子电路，配置为获取第一待调整时钟信号、第二待调整时钟信号和时钟输入信号，并基于时钟输入信号，对第一待调整时钟信号和第二待调整时钟信号进行逻辑运算处理，得到第一输出时钟信号；其中，第一待调整时钟信号和第二待调整时钟信号为来自三分频的输出信号或五分频的输出信号；以及第二调整子电路，配置为对第一输出时钟信号、第二待调整时钟信号和第一调整子电路的第一输出信号进行逻辑运算处理，得到第二输出时钟信号；其中，第二输出时钟信号为50％占空比的时钟信号。
[0007]例如，第二调整子电路包括第一或门单元，配置为对第一输出时钟信号和第二待调整时钟信号进行或逻辑运算，得到第三输出信号；以及第一与逻辑单元，配置为对第一输出信号和第三输出信号进行逻辑与运算，得到第二输出时钟信号。
[0008]例如，第二调整子电路包括第一或门单元，配置为对第一输出时钟信号和第二待调整时钟信号进行或逻辑运算，得到第三输出信号；第二与逻辑单元，配置为对第一输出信号、第三输出信号和第二输出时钟信号进行逻辑与运算，得到第四输出信号；以及
[0009]第二或门单元，配置为对第四输出信号和第一输出时钟信号进行或逻辑运算，得到第二输出时钟信号。
[0010]例如，第一或门单元包括第一或非门，第一或非门的第一输入端与第二待调整时钟信号的输出端电连接，第一或非门的第二输入端与第一输出时钟信号的输出端电连接；以及第一反相器，第一反相器的输入端与第一或非门的输出端电连接，第一反相器的输出端与第一与逻辑单元的输入端电连接。
[0011]例如，第一与逻辑单元包括第一与非门，第一与非门的第一输入端与第一反相器的输出端电连接，第一与非门的第二输入端与第一输出信号的输出端电连接；以及第二反相器，第二反相器的输入端与第一与非门的输出端电连接，第二反相器的输出端为第二输出时钟信号的输出端。
[0012]例如，第一或门单元包括第一或非门，第一或非门的第一输入端与第二待调整时钟信号的输出端电连接，第一或非门的第二输入端与第一输出时钟信号的输出端电连接；以及第一反相器，第一反相器的输入端与第一或非门的输出端电连接，第一反相器的输出端为第三输出信号的输出端。
[0013]例如，第二与逻辑单元包括第一与非门，第一与非门的第一输入端与第一反相器的输出端电连接，第一与非门的第二输入端与第一输出信号的输出端电连接，第一与非门的第三输入端与第二输出时钟信号的输出端连接；以及第二反相器，第二反相器的输入端与第一与非门的输出端电连接，第二反相器的输出端为第四输出信号的输出端。
[0014]例如，第二或门单元包括第二或非门，第二或非门的第一输入端与第二反相器的输出端电连接，第二或非门的第二输入端与第一输出时钟信号的输出端电连接；以及第三反相器，第三反相器的输入端与第二或非门的输出端电连接，第三反相器的输出端为第二输出时钟信号的输出端。
[0015]例如，第一调整子电路包括第三或门单元，配置为对第一输出时钟信号和第一待调整时钟信号进行或逻辑运算，得到第一输出信号；第四或门单元，配置为对时钟输入信号和第二待调整时钟信号进行或逻辑运算，得到第二输出信号；以及第三与逻辑单元，配置为对第一输出信号和第二输出信号进行逻辑与运算，得到第一输出时钟信号。
[0016]根据本公开实施例的第二方面，提供了一种时钟占空比调整方法，该方法适用于如本公开第一个方面提供的时钟占空比调整电路，包括获取第一待调整时钟信号、第二待调整时钟信号和时钟输入信号；其中，第一待调整时钟信号和第二待调整时钟信号为来自三分频的输出信号或五分频的输出信号；基于时钟输入信号，对第一待调整时钟信号和第二待调整时钟信号进行逻辑运算处理，得到第一输出时钟信号；以及对第一输出时钟信号、第二待调整时钟信号和第一调整子电路的第一输出信号进行逻辑运算处理，得到第二输出时钟信号；其中，二输出时钟信号为50％占空比的时钟信号。
[0017]根据公开实施例的技术方案，提供了一种时钟占空比调整电路。该时钟占空比调整电路通过将第一调整子电路输出的第一输出时钟信号反馈至第二调整子电路中进行信号调整，以解决由于存在信号延迟问题导致的第一输出时钟信号的时钟占空比偏离50％的问题，最终得到时钟占空比为50％的第二输出时钟信号。该电路适用于三分频和五分频，使得三分频和五分频能够输出精度较高的50％占空比的时钟信号。
附图说明
[0018]通过下面结合附图说明本公开实施例，将使本公开实施例的上述及其它目的、特征和优点更加清楚。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。图中：
[0019]图1A示出了相关技术中的三分频的电路结构示意图；
[0020]图1B示出了根据图1A所示的三分频中各时钟信号的理想波形示意图；
[0021]图1C示出了相关技术中时钟占空比调整电路的结构示意图；
[0022]图1D示出了图1C所示的时钟占空比调整电路在不同输入频率下的时钟信号示意图；
[0023]图2A示出了相关技术中的五分频的电路结构示意图；
[0024]图2B示出了根据图2A所示的五分频中各时钟信号的理想波形示意图；
[0025]图3示出了根据本公开一实施例的时钟占空比调整电路的结构示意图；
[0026]图4示出了根据图3所示的时钟占空比调整电路中各时钟信号的波形示意图；
[0027]图5示出了根据本公开另一实施例的时钟占空比调整电路的结构示意图；
[0028]图6示出了根据图5所示的时钟占空比调整电路中各时钟信号的波形示意图；以及
[0029]图7示出了根据本公开一实施例的时钟占空比调整方法的流程图。
具体实施方式
[0030]为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟占空比调整电路，包括：第一调整子电路，配置为获取第一待调整时钟信号、第二待调整时钟信号和时钟输入信号，并基于所述时钟输入信号，对所述第一待调整时钟信号和所述第二待调整时钟信号进行逻辑运算处理，得到第一输出时钟信号；其中，所述第一待调整时钟信号和所述第二待调整时钟信号为来自三分频的输出信号或五分频的输出信号；以及第二调整子电路，配置为对所述第一输出时钟信号、所述第二待调整时钟信号和所述第一调整子电路的第一输出信号进行逻辑运算处理，得到第二输出时钟信号；其中，所述第二输出时钟信号为50％占空比的时钟信号。2.根据权利要求1所述的时钟占空比调整电路，其中，所述第二调整子电路包括：第一或门单元，配置为对所述第一输出时钟信号和所述第二待调整时钟信号进行或逻辑运算，得到第三输出信号；以及第一与逻辑单元，配置为对第一输出信号和所述第三输出信号进行逻辑与运算，得到所述第二输出时钟信号。3.根据权利要求1所述的时钟占空比调整电路，其中，所述第二调整子电路包括：第一或门单元，配置为对所述第一输出时钟信号和所述第二待调整时钟信号进行或逻辑运算，得到第三输出信号；第二与逻辑单元，配置为对所述第一输出信号、所述第三输出信号和所述第二输出时钟信号进行逻辑与运算，得到第四输出信号；以及第二或门单元，配置为对所述第四输出信号和所述第一输出时钟信号进行或逻辑运算，得到所述第二输出时钟信号。4.根据权利要求2所述的时钟占空比调整电路，其中，所述第一或门单元包括：第一或非门，所述第一或非门的第一输入端与所述第二待调整时钟信号的输出端电连接，所述第一或非门的第二输入端与所述第一输出时钟信号的输出端电连接；以及第一反相器，所述第一反相器的输入端与所述第一或非门的输出端电连接，所述第一反相器的输出端与所述第一与逻辑单元的输入端电连接。5.根据权利要求4所述的时钟占空比调整电路，其中，所述第一与逻辑单元包括：第一与非门，所述第一与非门的第一输入端与所述第一反相器的输出端电连接，所述第一与非门的第二输入端与所述第一输出信号的输出端电连接；以及第二反相器，所述第二反相器的输入端与所述第一与非门的输出端电连接，所述第二反相器的输出端为所述第二输出时钟信号的输出端。6.根据权利要求3所述的时钟占空比调整电路，其中，所述第一或...

【专利技术属性】
技术研发人员：张玲，李超，张任伟，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：