一种带有电容的LVDS预加重时钟驱动电路制造技术

本发明专利技术涉及一种带有电容的LVDS预加重时钟驱动电路，属于微电路结构领域。本发明专利技术包括LVDS主体信号结构通路和预加重信号通路，其中预加重信号通路中增加电容。LVDS主体通路的输入信号同预加重通路的输入信号相连接，同样LVDS主体通路的输出信号同预加重通路的输出信号相连接。本发明专利技术具有结构简单、效率高、功耗较低的优点。较低的优点。较低的优点。

【技术实现步骤摘要】
一种带有电容的LVDS预加重时钟驱动电路


[0001]本专利技术涉及一种微电路结构，尤其涉及一种预加重程度可调带有电容的LVDS预加重时钟驱动电路。

技术介绍

[0002]LVDS驱动电路的信号通路具有低通的特点，当一个周期性方波信号经过LVDS驱动电路时，它的高频分量会被大幅度地衰减，每路输出信号的上升/下降时间都会变大，不能够跟随输入的方波信号快速地翻转电平，阻碍了高频数据信号传送的速率和质量。
[0003]在通信设备和系统中，由于传输线在高频传输时，会存在分布电感和分布电容，从而导致信号在传输过程中的高频分量衰减，损失通信信号的完整性。

技术实现思路

[0004]有鉴于此，本专利技术提出一种带有电容的LVDS预加重时钟驱动电路，在信号经过时钟驱动电路时，预先提升信号的高频分量，从而与传输线对信号高频分量的衰减相抵消，保证信号在传输过程中的完整性。
[0005]为了实现上述技术目标，本专利技术所采用的技术方案为：一种带有电容的LVDS预加重时钟驱动电路，包括LVDS主体通路和预加重信号通路，LVDS主体通路和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带有电容的LVDS预加重时钟驱动电路，其特征在于，包括LVDS主体通路和预加重信号通路，LVDS主体通路和预加重信号通路的第一输入端、第二输入端、第一输出端、第二输出端分别对应连接，输入信号同时经过LVDS主体通路和预加重信号通路，预加重信号通路对信号进行预加重，预加重信号叠加到主体通路信号上，实现信号的预加重。2.根据权利要求1所述的一种带有电容的LVDS预加重时钟驱动电路，其特征在于，所述LVDS主体通路包括第一PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第五NMOS管；第四PMOS管的栅极和第一NMOS管的栅极连接且连接端为差分信号的第一输入端，第五PMOS管的栅极和第二NMOS管的栅极连接且连接端为差分信号的第二输入端，第四PMOS管的漏极和第一NMOS管的漏极连接且连接端为差分信号的第一输出端，第五PMOS管的漏极和第二NMOS管的漏极连接且连接端为差分信号的第二输出端，第四PMOS管的源极、第五PMOS管的源极和第一PMOS管的漏极连接，第一PMOS管的栅极接第一EP控制信号，第一PMOS管的源极接入电源，第一NMOS管的源极、第二NMOS管的源极和第五NMOS管的漏极连接，第五NMOS管的栅极接第一EN控制信号，第五NMOS管的源极接入地。3.根据权利要求1所述的一种带有电容的LVDS预加重时钟驱动电路，其特征在于，所述预加重信号通路包括第二PMOS管、第三PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、...

【专利技术属性】
技术研发人员：冯向明，曲明，王君从，魏红涛，翟越，龚立霖，王海东，宋明宇，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：