制作包括接触插塞的半导体器件的方法及半导体器件技术

提供一种制作包括接触插塞的半导体器件的方法及半导体器件。一种制作半导体器件的方法包括在下结构上形成互连结构。在所述互连结构之间形成绝缘层。图案化所述绝缘层以形成绝缘图案。在所述绝缘图案之间形成绝缘围栏。在所述绝缘围栏上形成第一保护图案。在形成所述第一保护图案之后蚀刻所述绝缘图案以形成接触孔。在所述接触孔中形成接触插塞。触孔。在所述接触孔中形成接触插塞。触孔。在所述接触孔中形成接触插塞。

【技术实现步骤摘要】
制作包括接触插塞的半导体器件的方法及半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年12月28日在韩国知识产权局提交的韩国专利申请第10
‑
2021
‑
0189555号的优先权，其内容以引用的方式全部并入本文。


[0003]本专利技术构思涉及一种制作包括接触插塞的半导体器件的方法，并且涉及使用该方法制作的半导体器件。

技术介绍

[0004]有关减小构成半导体器件的部件的尺寸和提高其性能的研究正在进行。例如，在DRAM中，用于可靠且稳定地形成具有减小的尺寸的元件的研究正在进行。

技术实现思路

[0005]本专利技术构思的一方面是提供一种制作包括接触插塞的半导体器件的方法。
[0006]本专利技术构思的另一方面是提供一种使用所述方法制作的半导体器件。
[0007]根据本专利技术构思的实施例，一种制作半导体器件的方法包括在下结构上形成互连结构。在所述互连结构之间形成绝缘层。图案化所述绝缘层以形成绝缘图案。在所述绝缘图案之间形成绝缘围栏。在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制作半导体器件的方法，所述方法包括：在下结构上形成互连结构；在所述互连结构之间形成绝缘层；图案化所述绝缘层以形成绝缘图案；在所述绝缘图案之间形成绝缘围栏；在所述绝缘围栏上形成第一保护图案；在形成所述第一保护图案之后蚀刻所述绝缘图案以形成接触孔；以及在所述接触孔中形成接触插塞。2.根据权利要求1所述的方法，所述方法还包括：在所述互连结构上形成第二保护图案，其中，所述第二保护图案和所述第一保护图案同时形成。3.根据权利要求1所述的方法，所述方法还包括在形成所述接触插塞期间去除所述第一保护图案。4.根据权利要求3所述的方法，其中，所述第一保护图案包括金属氮化物。5.根据权利要求1所述的方法，其中，形成所述接触插塞包括：形成至少填充所述接触孔的至少一个导电材料层；以及平坦化所述至少一个导电材料层，直至所述第一保护图案被去除并且所述绝缘围栏被暴露。6.根据权利要求1所述的方法，其中，在形成所述接触插塞之后，所述第一保护图案的至少一部分保留。7.根据权利要求6所述的方法，其中，所述第一保护图案包括绝缘材料。8.根据权利要求6所述的方法，其中，形成所述接触插塞包括：形成至少填充所述接触孔的至少一个导电材料层；以及平坦化所述至少一个导电材料层，其中在所述平坦化之后所述第一保护图案的至少一部分保留。9.根据权利要求1所述的方法，其中，在所述绝缘围栏上形成所述第一保护图案包括：通过执行所述绝缘围栏的第一局部蚀刻，形成上凹陷区域；形成覆盖所述上凹陷区域的侧壁并且暴露所述上凹陷区域的下表面的第一保护层；通过对由所述第一保护层暴露的所述上凹陷区域的所述下表面下方的所述绝缘围栏执行第二局部蚀刻，形成下凹陷区域；以及形成填充所述下凹陷区域和所述上凹陷区域的第二保护层，其中，所述第一保护层和所述第二保护层构成所述第一保护图案。10.根据权利要求9所述的方法，所述方法还包括：在通过蚀刻所述绝缘图案形成所述接触孔期间，去除所述第一保护层；以及在所述接触孔中形成所述接触插塞期间，去除所述第二保护层。11.根据权利要求10所述的方法，其中：所述第一保护层由绝缘材料形成；并且所述第二保护层由导电材料形成。12.根据权利要求9所述的方法，所述方法还包括：
在通过蚀刻所述绝缘图案形成所述接触孔期间，去除所述第一保护层，其中，在所述接触孔中形成所述接触插塞之后，所述第二保护层的至少一部分保留。13.根据权利要求1所述的方法，其中，在所述绝缘围栏上形成所述第一保护图案包括：部分地蚀刻所述绝缘围栏以形成凹陷区域，以及利用所述第一保护图案填充所述凹陷区域。14.根据权利要求13所述的方法，其中，利用所述第...

【专利技术属性】
技术研发人员：李允雅，朴相郁，尹铉喆，李玟知，洪定杓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：