SiCMOS器件制造技术

本发明专利技术公开了一种SiC MOS器件，包括外延结构以及与所述外延结构配合的源极、漏极和栅极，所述源极设置在所述栅极上方，且所述源极与栅极之间设置有隔离结构，并经所述隔离结构电性隔离，所述隔离结构包括依次层叠设置的第一BPSG层和保护层，所述第一BPSG层覆盖所述栅极，所述源极覆盖所述保护层，所述第一BPSG层和所述源极被所述保护层隔离。本发明专利技术提供的一种SiC MOS器件杜绝了第一BPSG层受潮后形成的酸对源极金属造成的腐蚀，同时提高了第一BPSG层的吸杂能力，进而提高了器件的可靠性。进而提高了器件的可靠性。进而提高了器件的可靠性。

【技术实现步骤摘要】
SiC MOS器件


[0001]本专利技术特别涉及一种SiC MOS器件，属于半导体


技术介绍

[0002]在SiC生产制造过程中，BPSG层(硼磷硅玻璃作为一种重要的层间介质，在半导体集成电路中广泛使用，常压化学气相沉积的BPSG薄膜中B、P含量(质量分数)对BPSG的性能有着显著影响)作为隔离POLY(多晶硅栅极)和源极金属的介质层，对器件可靠性起着重要的作用。其中，BPSG中的P起着吸杂的作用，P含量的增加，可以增加BPSG的杂质元素的吸杂作用，但是P含量的增加后，由于水汽透过源极金属后和BPSG中的P反应生成的H3PO4的浓度相应升高，这导致了H3PO4对源极金属的腐蚀性加强，从而影响了器件的可靠性。

技术实现思路

[0003]本专利技术的主要目的在于提供一种SiC MOS器件，从而克服现有技术中的不足。
[0004]为实现前述专利技术目的，本专利技术采用的技术方案包括：
[0005]本专利技术一方面提供了一种SiC MOS器件，包括外延结构以及与所述外延结构配合的源极、漏极和栅极，所述源极设置在所述栅极上方，且所述源极与栅极之间设置有隔离结构，并经所述隔离结构电性隔离；所述隔离结构包括依次层叠设置的第一BPSG层和保护层，所述第一BPSG层覆盖所述栅极，所述源极覆盖所述保护层，所述第一BPSG层和所述源极被所述保护层隔离。
[0006]与现有技术相比，本专利技术的优点包括：
[0007]1)本专利技术提供的一种SiC MOS器件，通过在源极金属和第一BPSG层之间增加隔离介质层，从而隔离了源极金属与第一BPSG层的接触，杜绝了第一BPSG层受潮后形成的酸对源极金属造成的腐蚀，同时，第一BPSG层的中P组分含量的增加，又进一步提高了第一BPSG层的吸杂能力，进而提高了器件的可靠性。
[0008]2)本专利技术提供的一种SiC MOS器件，通过控制源极金属和栅极之间的第一BPSG层中P组分的分布，避免了第一BPSG层受潮后形成的酸对源极金属造成的腐蚀问题，且无需引入其他结构，从而在避免影响第一BPSG层吸杂特性的前提下提高了器件的可靠性。
附图说明
[0009]图1是本专利技术实施例1提供的一种SiC MOS器件的剖面结构示意图；
[0010]图2
‑
图6分别是本专利技术实施例1中提供的一种SiC MOS器件制作各阶段形成的结构示意图；
[0011]图7是本专利技术实施例2提供的一种SiC MOS器件的剖面结构示意图。
具体实施方式
[0012]鉴于现有技术中的不足，本案专利技术人经长期研究和大量实践，得以提出本专利技术的
技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
[0013]本专利技术一方面提供了一种SiC MOS器件，包括外延结构以及与所述外延结构配合的源极、漏极和栅极，所述源极设置在所述栅极上方，且所述源极与栅极之间设置有隔离结构，并经所述隔离结构电性隔离；所述隔离结构包括依次层叠设置的第一BPSG层和保护层，所述第一BPSG层覆盖所述栅极，所述源极覆盖所述保护层，所述第一BPSG层和所述源极被所述保护层隔离，所述保护层的主要作用为保护源极，以避免所述源极被所述第一BPSG层与水反应形成的磷酸腐蚀。
[0014]在一较为具体的实施方案中，所述保护层包括第二BPSG层，并且，所述第二BPSG层中P组分的平均含量小于第一BPSG层中P组分的平均含量，且所述第二BPSG层中P组分的平均含量至少满足：所述第二BPSG层中的P组分与足量的水反应形成的磷酸的浓度低于0.1wt％，而使所述磷酸不足以与所述源极中的金属发生化学反应。
[0015]需要说明的是，BPSG中的P可以起到吸附杂质阳离子的作用，特别是对Na离子具有极好的吸附效果。
[0016]进一步的，所述第一BPSG层中P组分的平均含量为3
‑
6at.％，所述第二BPSG层中P组分的平均含量为0.2
‑
1at.％。
[0017]进一步的，所述第二BPSG层中的P组分均匀分布；或者，所述第二BPSG层中的P组分含量是沿选定方向梯度降低的，所述选定方向是栅极指向源极的方向。
[0018]进一步的，所述第二BPSG层中的P组分含量沿所述选定方向由4at.％逐渐降低至0.1at.％。
[0019]进一步的，所述第二BPSG层中的P组分含量沿所述选定方向的变化梯度为0.1
‑
1at.％。
[0020]进一步的，所述第二BPSG层的厚度小于第一BPSG层的厚度。
[0021]进一步的，所述第二BPSG层与第一BPSG层的厚度之比为(1∶2)
‑
(1∶5)。
[0022]进一步的，所述第一BPSG层的厚度为2
‑
5μm，所述第二BPSG层的厚度为0.5
‑
1.5。
[0023]在另一较为具体的实施方案中，所述保护层为材质与所述第一BPSG层不同的隔离介质层，并且，所述隔离介质层自身或隔离介质层与水反应形成的产物均不会与源极发生化学反应，或者，所述隔离介质层自身不会与源极以及水发生化学反应。
[0024]进一步的，所述隔离介质层的厚度为0.1
‑
1μm，从而既不影响第一BPSG层的吸杂能力又能有效隔离源极金属和第一BPSG层。
[0025]进一步的，所述隔离介质层的材质包括SiO2等。
[0026]进一步的，所述第一BPSG层中P组分的平均含量为3
‑
6at.％。
[0027]进一步的，所述第一BPSG层的厚度为2
‑
5μm。
[0028]进一步的，所述栅极的材质包括多晶硅，所述源极的材质包括铝，当然也可以是其他可被H3PO4腐蚀的金属材料。
[0029]如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本专利技术所采用的半导体生长、刻蚀等工艺及其设备，以及，本专利技术所采用的MOS器件的外延结构的制作工艺及其设备等均是本领域技术人员已知的，更进一步的，本专利技术所采用的MOS器件的外延结构也可以是通过已知工艺制作获得或者直接通过市购获得。
[0030]实施例1
[0031]请参阅图1，一种SiC MOS器件，包括外延结构100以及与所述外延结构100配合的源极200、漏极300和栅极400。
[0032]在本实施例中，所述外延结构100包括沿器件的纵向方向依次层叠设置的SiC衬底110和SiC外延层120，所述SiC外延层120内设置有多个P阱区130和多个沟道区(JFET)140，多个P阱区130和多个沟道区(JFET)140沿器件的横向方向依次交替设置，所述P阱区130内设置有N+发射区150和P+集电区160，所述P阱区130、沟道区(JFET)140、N+发射区150和P+集电区160的顶部表面与外延结构的顶部表面齐平，其中，所述漏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SiC MOS器件，包括外延结构以及与所述外延结构配合的源极、漏极和栅极，所述源极设置在所述栅极上方，且所述源极与栅极之间设置有隔离结构，并经所述隔离结构电性隔离，其特征在于：所述隔离结构包括依次层叠设置的第一BPSG层和保护层，所述第一BPSG层覆盖所述栅极，所述源极覆盖所述保护层，所述第一BPSG层和所述源极被所述保护层隔离。2.根据权利要求1所述SiC MOS器件，其特征在于：所述保护层包括第二BPSG层，并且，所述第二BPSG层中P组分的平均含量小于第一BPSG层中P组分的平均含量，且所述第二BPSG层中P组分的平均含量至少满足：所述第二BPSG层中的P组分与足量的水反应形成的磷酸的浓度低于0.1wt％，而使所述磷酸不足以与所述源极中的金属发生化学反应。3.根据权利要求2所述SiC MOS器件，其特征在于：所述第一BPSG层中P组分的平均含量为3
‑
6at.％，所述第二BPSG层中P组分的平均含量为0.2
‑
1at.％。4.根据权利要求2或3所述SiC MOS器件，其特征在于：所述第二BPSG层中的P组分均匀分布；或者，所述第二BPSG层中的P组分含量是沿选定方向梯度降低的，所述选定方向是栅极指向源极的方向；优选的，所述第二BPSG层中的P组分含量沿所述选定方向由4at.％逐渐降低至0.1at.％；优选的，所述第二BPSG层中的P组分含量沿所述选定方...

【专利技术属性】
技术研发人员：韩小朋，彭虎，
申请(专利权)人：苏州龙驰半导体科技有限公司，
类型：发明
国别省市：